News Room - 2006年
2006年12月
- Calibre xRCならびにCalibre xL、TSMCの65ナノメータ・プロセス用として認定
- Cypress、Calibre xRC寄生素子抽出を採用、「比類のない精度」を評価
- メンター・グラフィックスが最新のUI技術を提供
- Xilinx Spartan-3A FPGAに対する合成サポートを発表
- 次世代OPCソリューションをリリース 「Calibre nmOPC」高精度、高性能、RETフローの所有コストを大幅に削減
2006年11月
- メンター・グラフィックスがNucleus PPTPをリリース
- 迅速な歩留まり習熟を支援
- Galileo AvionicaとPCB設計ソフトウェアの購入に関する複数年契約を締結
- 新しいAltera Stratix III FPGAに対する合成サポートを発表
- AMCC、Questaプラットフォームを使い検証環境を標準化
- TestKompress 2007、生産性、パフォーマンス、テスト品質を向上
- 画期的なSERDES対応技術と大幅な生産性向上を実現 HyperLynx 7.7
2006年10月
- メンター・グラフィックスがNucleus PLUS RTOSをバージョンアップ
- Summit Designの買収によりESL製品ラインを強化
- メンター・グラフィックスXilinx のVirtex-5 LXT FPGAをサポート
- FordがCHS電気設計ツールを使った標準化を全世界で実施
- メンター・グラフィックスの新しいCHSワイヤハーネス設計ツール ハーネス設計の重要な課題を解決
- メンター・グラフィックスが組込みソフトウェア開発ツール『EDGEデベロッパースイート』を発表
2006年09月
- STマイクロエレクトロニクスとMentor Graphicsは、 Nucleusモバイル･オペレーティング･システムとNomadik™に関する パートナーシップ提携により、 携帯電話のマルチメディア･ソリューションを強化
- プリント回路基板設計フロー、Board Stationの最新リリースを発表
- Jazz Semiconductorと共同でアナログ／ミックスシグナルIC設計フローのためのデザインキットをリリース
- メンター・グラフィックスがNucleus USB向けのモデム通信クラスドライバをリリース
2006年08月
- Haier IC、Eldoシミュレータをアナログ回路設計用標準ツールに採用
- Freescale Semiconductorに複数のEDA技術を供給
- MediaTek、 デジタル・メディア統合チップセットにCDC（Clock-Domain Crossing）手法を採用
- ARM Cortex-M3およびMPCoreプロセッサ向けハードウェア／ソフトウェア協調検証環境をリリース
- メンター・グラフィックスがNucleus Cipherアクセラレータをリリース
- TSMC、65nmプロセス向けとしてCalibre nmDRCを認定
- ARM、Calibre LFDを用いてリソグラフィ変動に対する物理IPのロバスト性を検証
- UMC、Calibre nm DRCの採用により次世代のサインオフ要求に対応
- Nucleus RTOSが英ARM社のCortex-M3プロセッサをサポート
- 富士通マイクロソリューションズがメンター・グラフィックスのツールを採用
2006年07月
- メンター・グラフィックスがNucleus FILE 3.1をリリース
- マニュアル設計PCBのレイアウト・プロセスに大変革をもたらす新しいトポロジ・ルータ技術
- ADiT Fast-SPICEを新たにADVance MSに統合
- 高電流配線／マイクロビア対応機能によりPCBシステム設計ソリューションを強化
- 新しいCalibre nm Platformの一部として、設計から製造へのハンドオフ既成定義を打破する新製品Calibre nmDRCを発表
- アルゴリズム検証を10倍高速化する新しいビット精度のC++データ型を発表
- ATI、Modular TestKompressの手法を用いて最先端90nmグラフィックス・プロセッサの量産テスト向けに導入
2006年06月
- Nucleus RTOSがテンシリカのダイヤモンド・スタンダード・プロセッサ・コア6種をサポート
- 純粋なANSI C++から高性能サブシステムを生成する初めての高位合成ツールCatapult SLを発表
2006年05月
- Nucleus 802.11iソフトウェアをリリース
- STMicroelectronics、Catapult C Synthesisライブラリを認定し Silicon Vendor Partnersプログラムに加入
- メンター・グラフィックスのツールをパイオニアが採用 〜デジタル信号処理の研究開発に Catapult C Synthesisを導入〜
- CalibreプラットフォームTSMCの65nmテクノロジ向けに統合されたDFMフローを提供
- Platform Express、SPIRITコンソーシアムの新しい仕様をサポートする最初のプラットフォーム・ベース設計ソリューションとなる
- Xilinx Virtex-5 FPGAの合成サポートを発表
- メンター・グラフィックスがNucleus IPsecをリリース
- 次世代機能検証環境Questaのリリース 検証の生産性と効率の 向上を目的としたツール、手法、パートナーの統合
- Questa Vanguard ProgramによりSystemVerilogエコシステムの 拡大を推進Questa用サードパーティ検証IPの提供
2006年04月
- 業界初の技術を利用したXtremeAR 大規模PCBの配線時間を数日から数時間に短縮
- Nucleus PLUSリアルタイムOSとEDGE開発ツールがMIPS32 34Kプロセッサ・コア・ファミリーをサポート
2006年03月
- Calibreツール IBM・Chartered・Samsung の65nm Common PlatformテクノロジDFMフローを強化
- 新トランスレータによりPADS PCB設計ソリューションへシームレスな移行を実現
- Nucleus USB Hostプロトコルスタック向けPowerクラスドライバをリリース
- Nucleus組込みソフトウェアがMicrosoftのMTPをサポート
- 新製品Calibre Litho-Friendly Designにより、設計フローでプロセス変動データを考慮
2006年02月
- Seamless製品、テンシリカのダイヤモンド・スタンダード・シリーズ・プロセッサの推奨協調検証ツールに選択される
- Nucleus EDGE組込み開発環境がMIPSアーキテクチャをサポート
- Nucleus PLUSリアルタイムOSがMIPS32 24KEコア・ファミリーをサポート
- Calibre MDP（Mask Data Preparation）、45nmプロセスに対応
- インテルのIBIS 4.1 AMSシグナル・インテグリティ・モデルのサポートを発表
2006年01月
- 業界のベリフィケーション・エキスパート、ハリー・フォスターがメンターに
- Nucleus EDGE開発環境がザイリンクスのFPGAプロセッサを完全サポート
- STARCとの提携によりナノメータDFT設計のためのより優れたアットスピード・テスト手法を共同開発
- LSI LogicのRapidChip Platform ASICパートナー・プログラムに Platform Expressソリューションで参加
- Nucleus Energy Managerをリリース ARMのIEM技術と連携しポータブル機器の消費電力を動的に制御
- AMDとの共同開発により、AMDの最新マイクロプロセッサ製品に対応した PCBリファレンス設計を提供
- 上海汽車集団（SAIC）、Volcano車載ネットワーク設計ツールを採用
- メンターの次世代OPCテクノロジにより製造工程の歩留まりを向上
- Faraday 、社内用SPICEシミュレータとしてEldoを採用
- SMIC、0.13ミクロン以下のプロセス・ノードのアナログ回路にEldoシミュレータを採用