高いシミュレーション能力

ほかの市販EMツールの場合、エンジニアはシミュレーション対象の構成を極度に簡素化したり、サイズを縮小したりすることを強いられます。IE3D SIでは、構成やレイヤ・スタックアップ全体をシミュレーションできる独自の機能を備えています。ツールでシミュレーションを実行する前に、レイヤ・スタックアップや隣接するメタル構造を切断・縮小する必要はありません。

エンジニアはこの機能を利用すれば、必要な精度を犠牲にすることなく、短時間で重要な寄生カップリングや構成全体の電気的特性をすべて抽出することができます。

必要以上のエリアやI/Oを要し、システム性能目標の未達成につながる設計マージンの拡大は不要です。IE3D SIではフル構成のEMシミュレーションを維持しつつ、設計分割に伴うリスクを低減し、シミュレーション結果を得るまでの時間を短縮できます。

PCBレイアウト設計からの自動3Dジオメトリ・モデリング／メッシュ作成

IE3D SIは、各種の一般的なレイアウト設計ツールとネイティブで統合できます。レイアウト・データから直接、ボンディング・ワイヤ、はんだボール、バンプ、ビア、インターコネクト、誘電層のフル3Dジオメトリ・モデルを自動抽出してメッシュ化し、IE3D SI EMエンジンによる適切な処理が可能になります。その結果、設計エンジニアやSIエンジニアは正確なEMソリューションに容易にアクセスし、EM設計フローの一環として最終的な性能を改善し検証できるようになります。

EMモデリングと混在ドメインSPICEシミュレーション

IE3D SIは、既存の回路シミュレーションにプラグイン可能なマルチポートSパラメータ・モデル（Touchstone形式）とブロードバンドRCLK SPICEサブ回路モデルを提供します。また、周波数／時間ドメイン混在SPICEシミュレータであるMDSPICEが搭載されており、時間ドメインと周波数ドメインを組み合わせたシミュレーション・エンジンとして機能します。MDSPICEは周波数ドメインのSパラメータに基づいて、正確で強力な時間ドメイン・シミュレーションを効率的に実行します。また、任意の組み合わせのS／Y／Zパラメータ・ファイルを要素またはRLCサブ回路ネットリストとして受け入れます。

Sパラメータの周波数応答は回路性能の正確で包括的な記述であることと、Sパラメータ・モデルからのRLCネットリストの抽出は周波数帯域が広いと正確さに欠ける最適化プロセスであることがよく知られています。こうした抽出手法は、抽出されたRLCネットリストの周波数応答をターゲットSパラメータ・ファイルの周波数応答と照合します。多くのポートを持つ構成では、この手法がさらに制限されます。MDSPICEにはこのような周波数の制限がなく、精度を落とさずに複雑なマルチポートEM構成の効率的な過渡解析を実行できます。