TLMモデルの作成

トランザクションレベル手法のための効率的なモデル作成

製品デモ

トランザクションレベル手法のための効率的なモデル作成 ビデオを表示

Vista™ Model Builder（Vista Architectソリューションのサブセット）は、TLMモデル作成を支援するツールです。直感的なメカニズムと定義済みのモデリング・ベースクラスを使って複雑なモデルを効率的に作成することができます。Vista Model BuilderはTLM 2.0に基づく、通信、機能、実装（タイミング／消費電力）が分離された新しいスケーラブルなモデリング手法を提供します。この効果的なモデリング手法により、設計サイクル全体を通じて求められる、様々な実装や選択肢を単一のモデルで支えることができます。

Vista Model BuilderはTLMクラスのセットおよび動作モデリングを効率的にガイドされる形で行うための便利なレイヤにより、TLM機能モデリングを自動化します。TLMコードの骨格はポート、レジスタ、メモリの宣言のセットから自動的に構成され、TLM2.0準拠のコンパクトなSystemCソースコードを生成します。これによりユーザは完全に内部動作のモデルに注力し完成させることができます。

タイミングと消費電力は、一連の強力なポリシー・クラスを使って、トップダウンで設定することができます。これらのポリシーにより、レイテンシ、パイプライン、ウェイト文宣言などを含む希望のマイクロ・アーキテクチャのタイミングを直感的にモデル化することができます。このアプローチにより、ユーザは最小限のコーディング作業で、機能コードは変えないまま、複雑なマイクロ・アーキテクチャの選択肢をシステムの選択肢の検討という視点から素早く検討することができます。

Vista TLMモデル

Vista Architectは、初期段階におけるプラットフォームのアセンブリとバリデーションのために高速なジェネリック･モデルのライブラリセットを提供します。すべてのモデルがTLM 2.0準拠で、いかなるターゲット･プラットフォーム向けにも、基本構成要素として使用できます。

加えて、Vista Architectによって統合および認証されたサードパーティ製TLM 2.0準拠プロセッサおよびペリフェラルのモデルも利用可能です。

システムのアセンブリと構成

アーキテクチャ設計の過程では、モデルを直感的にインスタンス化し、様々なアーキテクチャ構成、インターコネクト・レイヤ化、メモリ階層へとアセンブリできます。Vistaの強力なブロック図エディタを使用することにより、直感的で分かりやすいグラフィカルなプラットフォームのアセンブリ、編集、視覚化が可能です。

システムの検証とデバッグ

Vista Architectは、SystemCによるTLMプラットフォームの検証とデバッグ用に開発された、業界最先端のSystemCのデバッグ・ツールセット（Vista Debug）を提供します。アーキテクチャ・レベルの検証は、様々なIP間の正しい相互動作と適切なデータ・フローの検証が中心となります。

Vista Architectは、高位でのシステム・デバッグとデータ・フロー解析に焦点を当てた革新的なデバッグおよびトレース・コンセプトを提供します。これによりユーザは、データ処理内容や、システムおよびそのリソースを通したデータ・フロー、イベント・シーケンス、フロー制御、およびプロセス・スケジューリングなどを効率的に理解することができます。

TLM 2.0とSystemC/C/C++によるモデリング向けに開発された独自のデバッグ・メカニズムにより、ユーザは使い慣れたハードウェア・デバッグ・プラットフォームを用いて、トランザクション、イベント・シーケンス、およびプロセス実行のトレースを行うことが可能になります。ユーザは、クラス階層だけでなく設計階層を確認しながら、C/C++のデータ・オブジェクトおよび関数が時間の経過とともに、またはデルタ・サイクル内ですら、どう割り当てられ実行するかを理解することが可能です。TLMレベルのあらゆるデバッグと解析は、ソースコードのインスツルメンテーションを一切必要せず、SystemCの既存設計フローと自然にリンクします。

強力な解析ツールセット

Vista Architectには、強力な解析とレポートのツールセットが組込まれており、ユーザは様々な性能や電力の指標をすぐに表示／解析できるほか、ポート、バス、サブシステムの負荷のピーク、平均的なレイテンシ、スループット、使用率などを、手作業によるインスツルメンテーションを施すことなく確認できます。

Vista Architectのユーザは、主要なハードウェアブロックを使ってシステムのプロトタイプを短時間で作成し、様々なシナリオやトラフィック負荷に応じた電力と性能を解析することが可能です。Vista Architectがサポートするスケーラブルなモデリング・アプローチにより、設計チームはコンセプトの段階から望ましい実装まで、タイミングと電力のバジェットを管理できます。また、現在のアプリケーションを実行する際に必要となるデータ容量に対応できるだけでなく、将来的に予想される製品の派生版に対しても、スケーラブルにサポートできるようになります。

様々なシナリオを実行

複雑なデータパケットを簡単に作成し、IDによるタグ付けを行い、それらのシステム内における伝播をトレースし、解析を行うことが可能です。この独自の機能により、ユーザはシステム内のデータ・フローと様々な負荷シナリオの影響を、はっきりと理解することが可能になります。

ユーザは、統計的データトラフィックやランダム化されたデータトラフィック、あるいはソフトウェア駆動のトラフィックを実行するにより、現実的な動作シナリオをテストすることが可能です。これにより、ハードウェア・ドメインとソフトウェア・ドメインの詳細なトレードオフ解析と、アーキテクチャにおけるハードウェアとソフトウェアの境界の最適化を行うことが可能です。

Vista Architectにより、ユーザはスケーラブルなTLMモデリング手法を用いて、モデル作成やシミュレーションの効率を改善でき、また、これらは純粋なLoosely-Timed（LT）のシミュレーションからApproximately-Timed（AT）のシミュレーションへと動的に切り替えることが可能です。

マイクロ・アーキテクチャの迅速な変更

タイミングのモデル化にユニークなレイヤ方式のアプローチを用いることにより、ユーザは各マイクロ・アーキテクチャ・モデルに対するタイミング・ポリシーを迅速に切り替え、様々な構成やパイプラインのストラテジを、機能に影響を与えることなくテストすることが可能です。タイミングと消費電力の精度は、ターゲットのバスプロトコルに基づいて、高位の近似モデルから高精度なタイミングまで、数分で詳細化することが可能です。

ソフトウェアとの統合

ソフトウェア開発チームにとって、ハードウェアに依存するソフトウェアの早期検証は重要な課題です。Vista Architectでは、ソフトウェアにより駆動されるハードウェアのテストとデバッグだけではなく、ファームウェア、オペレーティング・システム、あるいはハードウェアに依存するアプリケーションを実行可能な仮想プラットフォームの開発も可能です。