2008年01月22日

2008 年1月21日（日本時間1月22日）−メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター・グラフィックス）は、 Catapult C Synthesisを富士通株式会社（本社東京都港区、以下富士通）が標準ASIC（Application Specific Integrated Circuit）デザインキットに採用したことを発表しました。採用に先立ち、多数のESL(Electronic System Level)ツールが評価され、富士通の厳しい品質基準を満たすものであるか確認が行われ、徹底したテストの結果Catapult C Synthesisが選択されました。すでに、最新の設計プロジェクトに適用され、このうち2件がここ数ヶ月でテープアウトに成功しています。

「Catapult C Synthesisの出力するRTLコードは、富士通の厳しい基準をクリアし、ASICの設計データとして受け入れ可能であることを確認しました。複雑な 信号処理や画像処理アルゴリズムを持つSoCを極めて短期間で開発するお客様にとって、高位合成を使用した設計フローをASIC開発にスムーズに適応でき ることは非常にメリットが高いものと考えます。また、標準ASICデザインキットとしてCatapult C Synthesisのライブラリを提供することにより、富士通とメンター・グラフィックス、共通のお客様に対して、富士通でのASIC開発をより効率良く 低リスクで行うことが可能になります。」富士通株式会社電子デバイス事業本部、設計技術統括部 第三設計部長 長谷川 隆氏はこのように述べています。

「Catapult C Synthesisと富士通のASICライブラリを使用することにより、弊社の次世代プリンタ複合機向けSoCのテープアウトに成功することができまし た。富士通とメンター・グラフィックスが協力してサポートしてくれた結果、複雑な画像処理アルゴリズムを含むSoCをスケジュール通り開発できて満足して います。今後もこの先端設計フローをASIC開発に適用していきたいと思います。」富士ゼロックス株式会社 オフィスプリンティングシステムズ事業本部 エンジンコントローラー開発部 柳澤 克彦氏はこのように語っています。

富士通の標準 ASICデザインキットをお客様に提供するため、メンター・グラフィックスと富士通は、ASICテクノロジ向けCatapultライブラリの品質と信頼性 を保証するための徹底したテストを行います。これにより、富士通のユーザはCatapult C Synthesisツールを使った富士通ASICテクノロジへのハードウェア実装をより効率的に、低リスクで行うことができます。

「富 士通は高い画像処理技術を元にカスタムLSIで高いシェアを持ち、メンター・グラフィックスとのコラボレーションは、今日の電子システム開発において ESL設計手法を取り入れることの重要性を裏付けるものです。富士通はRTL手法からESL手法へのシフトにより、ANSI C++合成が、効率的で収益性の高い結果が得られることを証明しているのです。」メンター・グラフィックスのDesign Creation and Synthesis Division、General ManagerのSimon Blochはこのように語っています。

本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社　
コーポレート・マーケティング部
TEL: 03-5488-3035  FAX: 03-5488-3032
E-mail: mktg_mgj@mentor.com