本稿では、高位合成手法によってグラフィックス処理パイプライン全体を実装する方法について説明します。実際の多くのアプリケーションと同様、この設計は制御ロジック、データ・パス、インタフェース、階層の複雑な組み合わせで構成されています。高位合成におけるこの4つの基本構成要素の処理方法を紹介するほか、最新世代の高位合成テクノロジが備えた各種機能と、複雑なアプリケーションに対する適用性について考察します。

本稿ではこうした点を踏まえつつ、設計の各部分に最適なコーディングの表現と抽象化に焦点を当てています。また、システムの制御部分とアルゴリズム部分についてモデリング要件の比較検討を行います。さらに、ハイレベル・モデルの表現にサイクル精度の表現が適している場合と抽象度の高い完全なアンタイムド・モデリングの表現が適している場合を判断するためのガイドラインを示し、両方のモデルを効率的に組み合わせる方法も紹介します。読者は、高位合成が実際に役立つということを確認できるだけでなく、高位合成を現在の業務に適切に導入する方法も学べます。

Catapult C Synthesisは、複雑なASICのシステムレベルでのモデリング、検証、合成のためにSystemCサポートを追加しました。サイクル精度とトランザクションレベルの抽象度の両方がサポートされ、バス・インタフェースおよびインターコネクトなどのSoC特有のニーズや、ESLフローとの統合に対応しています。このCatapult C Synthesisフローは、抽象度の引き上げと設計の再利用を促進します。本稿では、Catapult C SynthesisによるSystemCサポートの概要を説明し、詳細な例を用いて解説します。

メンター・グラフィックスが提供する高速データ型のAlgorithmic Cデータタイプを使用した RGB YCｂCr 変換画像処理の実例を示し、浮動小数点を使用した場合と、特定のビット幅での 固定小数点を使用した際の違いをシミュレーションして実際の画像で確認することができます。 Algorithmic Cデータタイプを使用することで、アルゴリズム設計者、システム設計者、ハードウェア設計者は、ビット精度の動作をC++仕様において正確にモデル化するとともに、 シミュレーション速度を10倍から200倍高速化することが可能です。ダウンロードファイルにはアプリケーションノートと共に、ソースコードが含まれております。 GCC 3.2.3（およびそれ以降）やMicrosoft Visual C++ 2005のCコンパイラを使用していただくと、Algorithmic Cデータタイプを使用した実例を体験いただくことができます。

メンター・グラフィックスは、このデータ型を、エレクトロニクス設計者および EDAツールベンダ向けに、以下のサイト（英語ページ）から無償で提供しています。またこのアプリケーションノートのご利用にも必要となりますので予めダウンロードしてご使用ください。 http://www.mentor.com/products/esl/high_level_synthesis/ac_datatypes

昨今の高性能FPGAは、次世代ワイヤレスおよびビデオ・アルゴリズムの実装に必要な処理要求を満たすハードウェア・プラットフォームを提供します。これらのデバイスにはMAC（積和演算）などのDSPアルゴリズムの基本構成要素を実装する際に必要な専用ハードウェアが用意されています。しかし、アルゴリズムを構想段階からRTL実装までを迅速に進めるには様々な課題があります。従来の設計フローでは、ANSI C++などの高位言語でアルゴリズムの機能をモデル化し、これらを手作業でRTLにする手法が用いられていました。手作業によるRTL作成は多大な時間を要し、不良混入が起こりやすいばかりでなく、多くの場合バックエンドの配線遅延の問題に大きな影響を及ぼしてしまいます。Catapult C Synthesisの機能とAccelerated Libraryを組み合わせることにより、ANSI C++でモデル化されたアルゴリズムから、FPGAハードウェア用に最適化されたRTLを生成することができるようになりました。ANSI C++からFPGA DSPブロックを直接生成し、高位合成からの制約を使ってバックエンドのタイミング問題を簡単に解決することが可能です。