技術文献

その他の技術文献

仮想プロトタイピングによるHW/SW開発手法

Posted in: ESL設計

SoCと最終製品の総開発費用に占めるソフトウェア開発費の割合が急増していることを受け、組込みソフトウェア設計プロセスにおいては、ハードウェアとの連携を考慮しながらいかにしてソフトウェアを開発、統合、妥当性確認、最適化するかが大きな課題となっています。こうした状況を踏まえ、ハードウェアをシミュレーションするための高速、高精度かつ低コストのモデルを、設計プロセスの非常に早い段階で組込みソフトウェア設計チームに提供することが求められるようになりました。

メンター・グラフィックスのVistaプラットフォームを構成する要素の1つであるVista Virtual Prototypingを使用すると、ハードウェア設計をRTLで実装する前であっても、ソフトウェアエンジニアが抽象度の高いハードウェア機能モデルを利用できるようになります。Vista Virtual Prototypingでは、組込みプロセッサのモデル上でも実機ボードと同等の速度でソフトウェアを実行でき、オペレーティングシステム(OS)とアプリケーションソフトウェアの妥当性確認に充分な速度のシミュレーションモデルを提供します。

Download

組込みシステムの消費電力: ソフトウェアの問題か、ハードウェアの問題か

Posted in: ESL設計

今日、デバイスの消費電力とローパワー設計が注目を集めています。本稿では、システム全体からこの問題を考え、ハードウェアとソフトウェアの両方の開発に関わる設計戦略を示します。

Download

段階的詳細化と再利用:ESL設計を成功に導くフロー

Posted in: ESL設計

超微細化したSoC(システム・オン・チップ)設計は今や当たり前となっていますが、これを従来のRTL(レジスタ転送レベル)設計と検証手法だけで実現することは事実上不可能になってきました。そこで、RTLよりも抽象度の高い、ESL(Electronic System Level)設計手法を導入すれば、設計の実現可能性を判断し、要件に集中して取り組み、さまざまなアーキテクチャとアルゴリズムを試行錯誤しながら、機能性、性能、電力の要件を満たすかどうかを確かめることができます。しかし導入にあたって、従来のRTL実装とは直接関係のない、抽象化されたTLM(トランザクションレベル・モデリング)を使用して構築する必要があります。

ESL設計手法のメリットを最大限に活かすためには、段階的詳細化のフローと再利用のフローが欠かせません。トランザクションレベルでモデルを変換/検証できるため、初期の抽象度の高い表現から十分に検証済みのRTLに至るまで、モデル資産を以降の作業でもそのまま保持することができます。トランザクションレベルのモデルをRTL検証時の参照モデルとして使用するとともに、初期のTLMプラットフォームを下流の実装工程で「システムレベルのテストベンチ」として再利用できるのが特徴です。

本稿では、5段階の詳細化フローの基本要素を具体的にご紹介します。フローの最初の4段階はすでに、TSMC(Taiwan Semiconductor Manufacturing Company Limited)のリファレンス・フロー11に盛り込まれており、現在のところリファレンス・フロー12の策定作業が進められています。ここでは、リファレンス・フロー11の成果を示し、リファレンス・フロー12での取り組みについて説明します。

Download

ハードウェアを考慮した仮想プロトタイピング

Posted in: ESL設計

新たな設計が登場するたびに、プロセッサ上で動作するソフトウェアの主要機能の割合が増加しています。ソフトウェアはノートブックPC やデスクトップPC にとどまらず、通信、ネットワーク、自動車向けのデバイスにも普及しており、多くのコンシューマ機器において組込みソフトウェアが採用されています。現在の各種設計では既製の設計プラットフォームが基盤となっているので、市場で製品の差別化を図るには、ソフトウェアと優れた「ハードウェア・アクセラレータ」の組み合わせが欠かせません。

Download