ローパワーソリューション

高度なモデリングでローパワー設計の期間を短縮

高い抽象度での電力解析には限界があるため、配置配線後か少なくとも合成後に解析しているのが現状です。

設計初期のシステム検討段階におけるパワー最適化と比べると、合成後のパワー最適化の自由度はごくわずかしかありません。特に、ハードウェア/ソフトウェアのパーティショニング、バスの実装、メモリの制御や管理を目的とするアーキテクチャの選定、ハードウェアのアクセラレーションにおいて、電力改善の余地は、後工程よりも初期段階の方がはるかに大きいと言えます。

次世代ツール

メンター・グラフィックスが提供する次世代ツールを使用すると、初期のアーキテクチャ検討段階で、忠実なモデリングとシミュレーション性能が得られます。これらのツールはゲートレベルの性能およびパワー情報をトランザクションレベルモデリング(TLM)にマッピングするESL(Electronic System Level)の技術がベースになっています。その結果、高いモデリング精度を忠実に保ちつつ、シミュレーション性能を大幅に改善できました。

合成可能なRTL

現在の設計ではブロックベースの再利用が進んでおり、正確な性能およびパワー情報をマッピングすることが可能です。新規設計の多くの部分には、はじめから合成可能なRTLが存在しています。そして、残りは高位合成を使用して、TLM記述から直接合成できます。性能およびパワー情報はこれらのブロックレベル記述から抽出して、TLMドメインにマッピングすることができます。

ESLフロー 仕様から実装への橋渡し 

ESLフロー: 仕様から実装への橋渡し

動作概要

これらのツールにより、モデリングに必要なリソースを最小限に抑えて、高い抽象度のタイミング/パワーモデルを作成し、以下の2つの重要な作業を進めることができます。

1つは、パラメータ化可能なアーキテクチャモデルの構築です。アーキテクチャモデルを使うと、ハードウェアとソフトウェア両方でアーキテクチャの解析と最適化が可能です。このプラットフォームは、高性能のシミュレーション機能が備わっていることに加え、高精度のタイミング/パワー情報を提供できるため、ターゲットアプリケーション、デザイン固有のデータストリームの処理要求、およびソフトウェアとハードウェアとの連携を考慮しながら、インテリジェントにアーキテクチャを決定できます。

もう1つは、設計サイクルの初期段階で、仮実装からタイミングとパワーの詳細モデルを抽出できる点です。効果的なアーキテクチャ解析を行うために必要なレベルのシミュレーション性能を維持するために、モデルは十分に抽象度が高いものである必要があります。抽出されるモデルは、トランザクションレベルでサイクル精度を維持できます。この抽出モデルを使うことで、初期段階でのアーキテクチャ解析によって定量化された値をシステム要件として、設計サイクル全体を通じて正しく実現されているかを検証することが可能になります。

製品情報リクエスト