トランザクションレベルモデリング(TLM)

TLM2.0に基づく標準通信レイヤ

トランザクションレベルモデリング(TLM)のプロセスおよびメソドロジは、設計フロー全体の基盤であり、設計フローの効率性および持続性に大きな影響を及ぼします。TLMは、ESLのコンセプトの鍵であり、サイクルごとの信号の変化を抽象的な動作として捉え、高位での通信のモデル化を可能にします。

特性と特長

 

TLM2.0の主な特性

 

特長と利点

 
  • OSCI TLM2.0標準に基づく標準的な通信レイヤ
  • C/C++およびSystemCを使用し、さらにSystemVerilogにも拡張
  • ハードウェアおよびソフトウェアのモデリングに最適
  • 妥当性検証とその解析に使用可能
  • データと制御の両タイプの通信プロトコルを定義
  • 標準ペイロード定義を含む
  • メモリおよびデバッグのためのインタフェース機能を提供
  • 革新的なTLM2.0モデリングのアプローチ
  • レイヤ化されたモデリング手法
  • 通信、機能、タイミング/パワーの各レイヤへの分離
  • タイミングとパワーに向けたインクリメンタルなモデル詳細化が可能
  • ハードウェア検証とソフトウェア実行に求められる要求を満たす
  • システムレベルから実装レベルまでの一貫性
  • 自動化されたTLM2.0モデル生成
  • モデリングに要する手間の低減
  • 機能と通信方式を分離
  • 動作モデルのためのクラスを定義
  • タイミング/パワーのためのポリシーを定義
  • 多様なマイクロアーキテクチャの容易な探索が可能

TLM2.0

TLMにおいて、ユーザは単一ワード長あるいは完全なデータパケットに対するリード、ライトなどを、ファンクションコールによって操作することができます。またTLMは、より高位の記述や抽象度の高いデータオブジェクトを用いて、システムの機能をモデル化することもできます。

TLM2.0はOSCIのTLM標準であり、設計業界全体でのモデルの相互運用性を可能にします。設計業界で広く適用できるESL設計のインフラストラクチャを定め、IPプロバイダ、半導体企業、システム会社をまたいだESL設計の再利用や相互運用性を促すものです。TLM2.0はまた、設計および検証の効率性を高めるESLメソドロジの普及にも欠かせません。TLM2.0では、モデリングの異なるニーズや用途に対応する、2つの主要なモデリングメカニズムであるLT(Loosely-Timed)とAT(Approximately-Timed)を定義しています。つまり、「異なるレイヤ間でモデルがどのようにデータを交換するか」と「データペイロード」の仕様が定められています。

スケーラブルなモデリング手法

トランザクションレベルモデリング(TLM)は、モデリング、妥当性検証、解析および実装プロセスをサポートする抽象度の高い設計手法です。メンター・グラフィックスは、通信方式、機能、消費電力/タイミングを個別に扱うレイヤ方式のアプローチに基づいてTLM2.0スケーラブルモデリングメソドロジを提供しています。このアプローチでは、実装までのESL設計サイクル全体にわたって機能の記述を変えることなく、同じモデルを使い続けることができます。

機能を表すアンタイムドのレイヤでは、モデルが「何を」行うかという動作を定義し、タイミング/消費電力レイヤでは、機能が「どのように」実装されるかを反映します。タイミングのレイヤでは、基本的に与えられた機能を実現するマイクロアーキテクチャ実装に関連したタイミングを定義し、それには必要な処理時間のレイテンシ、ポートを超えたパイプライン段数や、waitステート数による応答時間などが反映されます。

設計プロセスにおいて、タイミングと消費電力は、抽象的なアンタイムドなビューから、ターゲットとなるマイクロアーキテクチャの詳細な実装のビューに至るまで、単一のモデルで表現されます。

このレイヤ方式のアプローチにより、モードを切り替えながら同じモデルを使用することも可能になり、高速なアンタイムドのソフトウェア実行用のモード(LTモード)と、ハードウェア検証や性能、パワー解析を目的とした詳細なシミュレーションモード(ATタイムドモード)を、簡単に切り替えることが可能です。

 
製品情報リクエスト