Catapult HLS Platform

確かな結果品質と検証コスト25-50%削減を実現。業界をリードする高位合成プラットフォーム

C/C++/SystemC高位合成(HLS)

Catapultは、ANSI C++とSystemCの両方をネイティブにサポートする唯一の高位合成プラットフォームで、設計者が記述しやすい言語で記述し、より生産的な高い抽象度へ移行できる柔軟性を備えています。Catapultで合成可能な抽象モデルは、合成可能なRTLに比べてコードの記述量を平均で80%も削減し、シミュレーションが最大1000倍高速化します。

Catapultは、最適化されたVerilogまたはVHDLを高位記述から生成し、製品品質RTLの合成および検証フローでそのまま使用できるようにします。このツールを使用することで設計者は最適化するエリアを制御でき、RTLのIP統合にトップダウン方式またはボトムアップ方式で対応できます。

データベースとスマートキャッシングの技術により、キャパシティが少なくとも10倍向上し、大規模なサブシステムの合成が可能になります。合成されたRTLは、消費電力、性能、面積、タイミングクロージャが最適化されています。検証に向けて最適化されたこのRTLコードは、UVMベースのフローをはじめ企業の検証メソドロジにそのまま取り入れることができます。

主な機能

  • SystemCとC++の2言語をネイティブサポート
  • 複雑な設計を収束させる制御力と予測可能性
  • 10倍のキャパシティを備えた包括的な設計管理および実装システム
  • 標準的な機能検証メソドロジとの統合
  • 検証に向けて最適化されたRTLコード
 
Thales Alenia Space France

「Catapult 8を使って、数百万ゲートのデータ処理ハードウェアを効率的に合成できるようになりました。各プロジェクトの設計と検証のニーズに応じてC++あるいはSystemCで記述してからCatapultのコンフィギュレーション可能な階層技術を使って、さらに大規模な設計を合成することができます。」

Thales Alenia Space France、Head of ASIC/FPGA Design Group、Emmanuel Liégeon氏

STMicroelectronics

「Catapult 8によって、急速に進化しているC++のアルゴリズムの検討と最適化が可能になり、面積、消費電力、性能の目標を達成できるようになりました。こうした機能の強化や高位合成の成功実績を踏まえ、今後のIP開発はより効率的にIP再利用とリターゲットができる合成可能C++に移行することを決めました。」

STMicroelectronics、Front-End Team of Consumer Product Division、Hardware Project Leader、Michael Giovannini氏

「高位合成ツールのCatapultを評価してみて、CatapultのGUIはとても使いやすく、直観的に操作できるため、設計初心者でも設計時間を短縮できることが分かりました。またCatapultは、求める品質と生産性をどちらも満たし、ASICに組み込む複雑なIPを非常に短いターンアラウンドタイム(TAT)で開発できることも分かりました。」

オリンパス、SOC Technology Department of R&D Division、Deputy General Manager、Tetsuya Kawasaki氏

STMicroelectronics

「予測どおりの機能の正確性と高い結果品質を提供してきたCatapultを信頼しているので、より大規模な設計にも安心してこのツールを用いることができ、その結果さらに生産性が向上しました。」

STMicroelectronics、Alexandre Cellier氏

STMicroelectronics

「Catapultのフローによって、RTLのデバッグは文字通りなくなりました。CモデルはCatapultの環境で検証され、そのままCorrect by Construction(構築することで正しい結果が得られる)手法によりRTLが生成されるため、
検証の工数が劇的に軽減します。」

STMicroelectronics、Giuseppe Bonanno氏

 

事例内で掲載した社名、部署名、役職名、氏名などは、事例発表当時のものです。

製品情報リクエスト