Catapult HLS Platform

確かな結果品質と検証コスト25-50%削減を実現。業界をリードする高位合成プラットフォーム

高位合成(HLS)検証

Catapult High-Level Synthesis (HLS) Platformによる高位合成検証は以下3つの機能に分類できます。

  1. HLSのターゲットであるユーザのC++/SystemCコードを自動/フォーマルチェックし、合成前にエラーを検出。
  2. シミュレーションベースの検証により、カバレッジやアサーションなどのメトリクスを含め、生成されたRTLとユーザのC++/SystemCソースの機能を比較。
  3. ユーザのC++/SystemCコードと合成で生成されたRTLの等価性をフォーマル検証。SLEC CPC(SLEC C Property Checking)により、HLS処理を開始する前にRTL設計をフォーマル検証し、ユーザのコードに潜むバグや問題を検出します。定義されたプロパティをスタティックチェックして問題のあるコードを特定し、ユーザ定義アサーションのフォーマル検証を通じて包括的に仮定制約を検証します。
Catapult High-Level Synthesis Verification 

CatapultのSCVerifyフローは、高位合成されたRTLの機能をユーザの元のソースコードと比較して検証するための検証インフラストラクチャを自動生成し、元のC++/SystemCテストベンチを再利用します。機能の比較だけでなく、アサーションとカバレッジをHLSレベルからRTLレベルへ変換してカバレッジクロージャも達成します。SCVerifyは、メンター・グラフィックスのQuestaSimおよびModelSim、シノプシスのVCS、ケイデンスのIUS/NC-Simのシミュレーション環境をサポートしています。

SLEC HLSは、Catapult HLS Platformで生成されたRTLと設計者の元のC/C++/SystemCコードとの等価性をフォーマル検証します。特許取得済みシーケンシャルアナリシス技術をベースにしており、HLSシステムレベルのモデルとそれに対応する合成済みRTL設計の機能を、すべての入力シーケンスに対して比較することが可能なため、ほかのツールでは見逃してしまうような設計エラーも検出することが可能です。

主な機能

  • アサーションおよびプロパティベースのHLSモデル検証
  • 複雑なテストベンチの記述をせずに特定困難なバグを検出
  • HLSとRTLの等価性をシーケンシャルに比較する独立した検証
  • 時間のかかるシミュレーションリグレッションに代わり、結果を高速生成
  • ユーザのC/C++/SystemCテストベンチを再利用してRTL検証環境を自動生成
  • ユーザのC/C++/SystemCビヘイビアとRTLの機能を対話的に比較
 
Renesas

「シーケンシャルな変化を検証するSLECの機能は、高度な検証メソドロジをさらに強化します。」

ルネサス エレクトロニクス、多田修氏

AMD

「マイクロプロセッサ設計チームは常に革新を続けており、全体的な性能向上と業界をリードするワットパフォーマンスを実現しています。フォーマル検証ツールSLECが提供する高速で包括的な検証機能のおかげで、開発プロセスが強化され、顧客の処理ニーズを継続的に満たすことができます。」

AMD、Nihar Mohapatra氏

Renesas

「さまざまな抽象度で設計の詳細化を進めるにつれて、SLECは革新的な機能検証アプローチを提供します。」

ルネサス エレクトロニクス、多田修氏

Renesas

「SLECは高位設計フローにおける重要なツールです。」

ルネサス エレクトロニクス、多田修氏

 

事例内で掲載した社名、部署名、役職名、氏名などは、事例発表当時のものです。

製品情報リクエスト