【追加開催決定!!】高位合成(HLS)でコンピュータビジョン/ディープラーニングのアプリケーションを加速する

イベント情報

開催日 : 2018/4/3(火)[満員御礼]
開催時間 : 10:00~17:00(受付開始9:30)
会場 : メンター・グラフィックス・ジャパン株式会社
セミナールーム
東京都品川区北品川4-7-35 御殿山トラストタワー20F
案内図
開催日 : 2018/4/4(水)[満員御礼]
開催時間 : 13:30~17:45(受付開始13:00)
会場 : メンター・グラフィックス・ジャパン株式会社
セミナールーム
東京都品川区北品川4-7-35 御殿山トラストタワー20F
案内図

<ご注意>定員になり次第申込みを締切らせていただきます。 また弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、フォーラムへの登録、参加、フォーラム会場への立入りをお断りする場合がございます。あらかじめご了承ください。

本イベントは終了いたしました。

対象:

  • 高位合成(HLS)への移行をお考えのRTL設計者やプロジェクトマネージャー
  • 画像処理、コンピュータビジョン、機械/ディープラーニングの分野で、電力/性能の数値を素早く正確に探求したいアーキテクトやアルゴリズム開発者
  • 少人数の設計者やソフトウェアエキスパートで構成される新しいプロジェクトチームで、コンピュータビジョン/ディープラーニング市場向けの高性能FPGA/ASIC IPを短時間で開発したい技術者

主催:

申込み方法:

  • 「お申込み」のオレンジボタンをクリックして、必要事項をご記入ください。
  • お申込終了後、ご記入いただいたEmailアドレスまで受講票を送信します。セミナー開催当日は、プリントアウトした受講票とお名刺2枚をお持ちください。

ご注意:

  • 先着にて定員になり次第、お申込を締め切らせていただきます。
  • 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、セミナーへの登録、参加、セミナー会場への立入りをお断りする場合がございます。あらかじめご了承ください。
  • ご所属企業の連絡先でご登録ください。
    (フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません)

セミナー内容に関するお問い合わせ先:

  • メンター・グラフィックス・ジャパン株式会社
    マーケティング部
    E-mail: mgj_seminar@mentor.com
    TEL: 03-5488-3035
 

概要:

4月3日(火)開催のセミナーには、定員数を超えてのお申込をいただいておりますことから追加開催を決定いたしました。4月3日(火)の短縮版となります。

最近の画像処理/認識アプリケーション向けのコンピュータビジョン/ディープラーニング市場の進化には目を見張るものがあります。この技術は、医療から産業、エネルギー、セキュリティ、そしてもちろん自動運転に突き進む自動車産業まで、さまざまな分野に応用範囲が広がっています。こうしたアルゴリズムは非常に高い並列演算性能が必要で、「エッジ」では更に低電力化が求められます。このため現実的なソリューションはFPGAやASICに限られます。ところがRTLの開発サイクルは長すぎて、市場の要求する素早い変化に対応できません。NVIDIA、Google、クアルコムをはじめとする有力企業は、RTLフローの何分の1というわずかな時間で構想からシリコンへと一気に進められる高位合成(HLS)を活用しています。本セミナーでは、HLSの基本と技術を解説し、HLSを使ってアルゴリズムの電力と性能を素早く正確に探索する方法を紹介します。また、短時間でデモンストレータ/プロトタイプをFPGA実装によって作成し、同じソースを用いてASIC実装向けに高性能RTL IPを提供する方法も説明します。

本セミナーは、専門家に聞いて学び、質問を投げかけることができ、更に有力企業や新興企業が採用している手法やベストプラクティスに直接触れる良い機会です。他のユーザとの交流を深めることもできます。参加者はメンターのHLSオンライントレーニングを90日間無償で受講できます。万障お繰り合わせの上、ぜひご参加ください。

 

プログラム:

1日目

9:30 -   受付開始
10:00 - 11:00 基調講演: コンピュータビジョン、機械/ディープラーニングとHLS - その歴史と展望、お客様の成功事例、ハイライト
11:00 - 12:30 コンピュータビジョン: HLSを用いてFPGA/ASICのアルゴリズム実装を加速し、高性能ビジョン処理を実現する方法
12:30 - 13:30 昼食
13:30 - 15:00 機械/ディープラーニング: HLSを使ってニューラルネットワーク推論ソリューション用FPGA/ASICを短時間で作成する方法
15:00 - 15:15 休憩
15:15 - 16:15 FPGAへの実装: HLSで素早く、効果的にハードウェア実装を
16:15 - 16:45 実践HLS: HLSの基本から実地体験まで。エキスパートによるメンターオンラインHLSトレーニング
16:45 - 17:00 セミナー全体を通してQ&A、まとめ

2日目

13:00 - 13:30 受付開始
13:30 - 14:30 基調講演: コンピュータビジョン、機械/ディープラーニングとHLS - その歴史と展望、お客様の成功事例、ハイライト
14:30 - 16:00 コンピュータビジョン: HLSを用いてFPGA/ASICのアルゴリズム実装を加速し、高性能ビジョン処理を実現する方法
16:00 - 16:15 休憩
16:15 - 17:45 機械/ディープラーニング: HLSを使ってニューラルネットワーク推論ソリューション用FPGA/ASICを短時間で作成する方法

※講演タイトルをクリックすると、概要が表示されます。
※プログラムの内容は、予告なく一部変更になる場合もございます。予めご了承ください。