Mentor Forum 2018 - 高位合成とRTLローパワー

イベント情報

開催日 : 2018/10/12(金)
開催時間 : 13:30~17:30(受付開始13:00)
会場 : メンター・グラフィックス・ジャパン株式会社
セミナールーム
品川区北品川4-7-35 御殿山トラストタワー 20F
案内図

Mentor Forum 2018 - ブロックチェーン、仮想通貨マイニングASIC向け高位合成と低消費電力

<ご注意>定員になり次第申込みを締切らせていただきます。 また弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、フォーラムへの登録、参加、フォーラム会場への立入りをお断りする場合がございます。あらかじめご了承ください。

お申込み

対象:

  • Catapult/PowerPro/SLECユーザ様
  • Catapult/PowerPro/SLECのご購入を検討されているお客様
  • FPGAのローパワー化にご興味のあるお客様

受講料:

  • 無料(事前登録制)

主催:

申込み方法:

  • 「お申込み」のオレンジボタンをクリックして、必要事項をご記入ください。
  • お申込み終了後、ご記入いただいたEmailアドレスまで受講票を送信します。フォーラム開催当日は、プリントアウトした受講票とお名刺2枚をお持ちください。

ご注意:

  • 先着にて定員になり次第、お申込みを締め切らせていただきます。
  • 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、フォーラムへの登録、参加、フォーラム会場への立入りをお断りする場合がございます。あらかじめご了承ください。
  • ご所属企業の連絡先でご登録ください。
    (フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません)
  • お申込みのキャンセルはこちらからお願いします。
 

フォーラム内容に関するお問い合わせ先:

  • メンター・グラフィックス・ジャパン株式会社
    マーケティング部
    Email: mgj_seminar@mentor.com
    TEL: 03-5488-3035

概要

毎年恒例となっております第7回 Mentor Forum 2018「高位合成とRTLローパワー」を10月12日(金)に弊社品川セミナールームにて開催いたします。

今年は、基調講演に東京大学大規模集積システム設計教育研究センター(VDEC)教授・センター長 藤田昌宏先生をお迎えし、「構造・通信制約を考慮した分散処理アルゴリズムの自動生成手法 -ニューラルネットワーク処理を例として-」と題して最新CAD研究の一端をご講演いただきます。

また、お客様による事例発表では、世界で最初にシーケンシャル等価性検証ツールSLECを採用していただきましたルネサスエレクトロニクス様より、これまでの取り組みや現在のご活用方法などについてご、ご講演をいただきます。またコニカミノルタ様より、Catapult事例として、古いFPGA IPの再生に関する関する取り組みと、Catapult Coverageの最新ご評価結果についてご講演していただきます。

弊社からの発表といたしまして、DACなどでご講演をいただきました海外ユーザー様の最新事例紹介、高位合成とRTLローパワーの開発をしておりますカリプト事業部から、開発ビジョン、製品のアップデート情報、ロードマップなどをご紹介します。また、開発ビジョンの中から、現在日本チームを中心に取り組んでおりますFPGAのローパワー化につきまして、その一端と今後の展望を世界で初めてご紹介します。

講師プロフィール

藤田昌宏
教授・センター長
東京大学大規模集積システム設計教育研究センター(VDEC)

1985年東京大学工学系情報工学専攻博士終了。工学博士。博士論文は時相論理に基づくハードウェア形式検証手法。1985年から1993年、富士通研究所で研究員。主に論理合成手法に関する研究とツール化に従事。1988年から1989年、イリノイ大学Urbana-Champaign校客員研究員。Transduction手法のBDDによる実装技術に関する研究。1993年から2000年、米国富士通研究所でハードウェア形式検証技術とそのツール化に従事。2000年から東京大学教授。システムレベル設計手法やサイバーフィジカルシステムの設計・解析・テスト手法に関する研究。現在、東京大学大規模集積システム設計教育研究センター(VDEC)教授・センター長。

プログラム

13:00 - 受付開始
13:30 - 14:15 基調講演「構造・通信制約を考慮した分散処理アルゴリズムの自動生成手法
-ニューラルネットワーク処理を例として-」

東京大学大規模集積システム設計教育研究センター(VDEC) 教授・センター長 藤田昌宏 様
14:15 - 15:05 ルネサスの高位設計におけるSLECの役割
~SLECを世界で最初に導入したルネサスの活用方法~

ルネサスエレクトロニクス株式会社
ブロードベースソリューション事業本部
共通技術開発第二統括部
デザインメソドロジ部 機能検証技術課
技師 今村 慎太郎 様
15:05 - 15:35 高位設計によるデバイスの再生 ~Catapultを用いたFPGAリボーン開発フロー~

コニカミノルタ株式会社
開発統括本部システム技術開発室
田中 隆一郎 様
15:35 - 15:50 休憩
15:50 - 16:20 コニカミノルタ 河邊恭 緊急再登板! CCOV新機能を徹底解剖!! ~俺の願いが届いたか!? Expression/Toggle Coverageが実装される!
ついでにfunctional coverageも!!~

コニカミノルタ株式会社
IoTサービスPF開発統括部 アーキテクチャ開発部
課長代理 河邊 恭 様
16:20 - 17:25 Mentor発表
17:25 - 17:30 閉会のご挨拶

※講演タイトルをクリックすると、概要が表示されます。
※プログラムの内容は、予告なく一部変更になる場合もございます。予めご了承ください。