Mentor Forum 2019 - 高位合成とRTLローパワー

イベント情報

開催日 : 2019/7/12(金) 
開催時間 : 13:30~18:00(受付開始13:00)
会場 : メンター・グラフィックス・ジャパン株式会社
セミナールーム
品川区北品川4-7-35 御殿山トラストタワー 20F
案内図

<ご注意>定員になり次第申込みを締切らせていただきます。 また弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、フォーラムへの登録、参加、フォーラム会場への立入りをお断りする場合がございます。あらかじめご了承ください。

お申込み

対象:

  • Catapult/PowerPro/SLECユーザ様
  • Catapult/PowerPro/SLECのご購入を検討されているお客様
  • AI/CNN/DNNアクセラレータの実装に興味のあるお客様
  • 高位合成、高位検証、ローパワー設計、フォーマル検証に興味のあるお客様
  • FPGAのローパワー化にご興味のあるお客様

受講料:

  • 無料(事前登録制)

主催:

申込み方法:

  • 「お申込み」のオレンジボタンをクリックして、必要事項をご記入ください。
  • お申込み終了後、ご記入いただいたEmailアドレスまで受講票を送信します。フォーラム開催当日は、プリントアウトした受講票とお名刺2枚をお持ちください。

ご注意:

  • 先着にて定員になり次第、お申込みを締め切らせていただきます。
  • 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、フォーラムへの登録、参加、フォーラム会場への立入りをお断りする場合がございます。あらかじめご了承ください。
  • ご所属企業の連絡先でご登録ください。
    (フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません)
  • お申込みのキャンセルはこちらからお願いします。
 

フォーラム内容に関するお問い合わせ先:

  • メンター・グラフィックス・ジャパン株式会社
    コーポレートマーケティング部
    Email: mgj_seminar@mentor.com

概要

今年で第8回目となる「Mentor Forum 2019 - 高位合成とRTLローパワー」を、弊社品川オフィスのセミナールームにて、7月12日(金)に開催いたします。

今年は、昨年に引き続き、基調講演に東京大学 大規模集積システム設計教育研究センター(VDEC) 教授・センター長 藤田 昌宏先生をお迎えし、「高位合成・高位設計におけるECO(Engineer Change Order)支援技術」と題しまして最新CAD研究の一端をご講演いただきます。

お客様からの事例発表では、東芝メモリ株式会社 岩佐 輝幸様より、PowerProをマニュアルRTL最適化フローに適応した場合における東芝メモリ様のローパワー化の取り組み、手法、今後の展望などについてご講演ただきます。

また東京大学 VDEC 教授 池田誠先生から、ハードウエア暗号エンジン設計とその設計・検証環境に関するCatapult事例をご講演いただくとともに、VDECの活動内容と、池田先生がコアメンバーとして活躍されておられるNEDOプロジェクトによる中小・ベンチャー企業向け設計・検証環境整備「AIチップ設計拠点」活動に関してもご紹介いただきます。

弊社カリプト事業部からの発表といたしましては、DAC 2019の講演から「SystemCとNVIDIA Matchlibによるシステムレベル高位性能検証と高位合成」のミニセミナーを予定しております。今年も例年通り、高位合成とRTLローパワーの開発ビジョン、製品のアップデート情報やロードマップなど、最新情報をふんだんに盛り込みました内容を皆様にご紹介いたします。ぜひ、足をお運びください。

基調講演 講師プロファイル

藤田 昌宏氏
教授・センター長
東京大学大規模集積システム設計教育研究センター(VDEC)

1985年東京大学工学系情報工学専攻博士終了。工学博士。博士論文は時相論理に基づくハードウェア形式検証手法。1985年から1993年、富士通研究所で研究員。主に論理合成手法に関する研究とツール化に従事。1988年から1989年、イリノイ大学Urbana-Champaign校客員研究員。Transduction手法のBDDによる実装技術に関する研究。1993年から2000年、米国富士通研究所でハードウェア形式検証技術とそのツール化に従事。2000年から東京大学教授。システムレベル設計手法やサイバーフィジカルシステムの設計・解析・テスト手法に関する研究。現在、東京大学大規模集積システム設計教育研究センター(VDEC)教授・センター長。

プログラム

13:00 - 受付開始
13:30 - 14:15 基調講演「高位合成・高位設計におけるECO(Engineer Change Order)支援技術」
東京大学 大規模集積システム設計教育研究センター(VDEC)
教授・センター長 藤田 昌宏氏
14:15 - 15:00 Catapult 海外事例紹介
15:00 - 15:15 休憩
15:15 - 16:00 PowerPro Designer導入!
東芝メモリ SSDコントローラSoC RTLローパワーの期待と活用
東芝メモリ株式会社
メモリ技術研究所 システム技術センター
システムコア技術開発第一部 コア技術第一担当
主務 岩佐 輝幸氏
16:00 - 16:45 AI/IoT時代のセキュリティを支えるハードウエア暗号エンジン設計とその設計・検証環境
東京大学 大規模集積システム設計教育研究センター(VDEC)
教授 池田 誠氏
16:45 - 16:55 休憩
16:55 - 17:55 Mentor カリプト事業部の最新情報
17:55 - 18:00 閉会のご挨拶

※講演タイトルをクリックすると、概要が表示されます。
※プログラムの内容は、予告なく一部変更になる場合もございます。予めご了承ください。