メンター・グラフィックスのCatapult、 設計開始から検証クロージャまでの合計時間を50%削減

2016年06月06日

C++/SystemCサインオフ実現への大きな一歩となる最新リリースを発表

メンター・グラフィックスのCatapult、設計開始から検証クロージャまでの合計時間を50%削減

最新のCatapult Platformは、設計開始からRTL検証クロージャまでのハードウェア設計時間を手作業でコーディングする従来のRTL設計手法に比べて50%削減
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、設計開始からRTL検証クロージャまでのハードウェア設計時間を手作業でコーディングする従来のRTL設計手法に比べて50%削減する、最新のCatapult® Platformを発表しました。従来の高位合成手法でも設計と検証を最大で10倍効率化しますが、生成されたRTLの検証クロージャに時間がかかり効果が相殺されかねません。今回発表するCatapultの最新リリースは、C++/SystemCレベルの検証クロージャをベースとした最新ツールと実証済みの検証手法を高位合成に統合し、迅速で予測性の高いRTL検証クロージャを実現します。これはC++/SystemCサインオフに向けた大きな一歩です。

NVIDIAは、最近発表したケーススタディ『ハードワークをスマートワークへ: NVIDIAは設計の複雑化を高位合成で克服』の中で高位合成(HLS)を用いた設計と検証の成功事例を紹介しています。「CatapultのHLS C++フローを導入したところ、コードの記述量は5分の1になり、リグレッションテストに必要なCPUの数は1000分の1に減りました。従来と比べて1000倍ものテストを実行し、高い機能カバレッジを達成しています。設計時間は50%も短縮しました。(中略)NVIDIAビデオチームによるHLS導入は大成功を収め、これを契機としてすべての新しい設計にHLSを全社的に採用することになりました。時間と労力をかけずスマートに作業することを考えたとき、HLSは正しい選択でしょう。」著者であるNVIDIAのFrans Sijstermans氏、JC Li氏は、上記のように述べています。

業界初のHLS(C++/SystemC)フォーマルプロパティチェッカ
Catapultの最新リリースは、フォーマルベースCプロパティチェッカ(CPC)を業界で初めて搭載しました。これにより、合成前にバグを自動検出し、検証デバッグ時間を数日単位または数週間単位で短縮します。CPCは、非初期化メモリ、ゼロ除算、配列範囲エラーなど、ユーザの記述したHLS C++/SystemCモデル(HLSM)に潜む発見しにくい問題を自動検出し、フォーマル解析手法で検証します。自動チェック機能に加え、ユーザの記述したアサーションとカバーポイントをフォーマル検証するというダイナミックシミュレーションを補完する機能も含まれているため、包括的なHLSM検証を実現します。

100%RTLカバレッジを迅速に達成
Catapultの最新リリースは、RTLの冗長性を解消し、新しいRTLテストピンを追加し、HLSMのアサーションとカバーポイントをSVA(SystemVerilog Assertion)へ合成できるため、予測性に優れたRTL検証クロージャを迅速かつ容易に達成します。また、元のHLSMと比較するために、ユーザのC++/SystemCテストベンチを再利用した完全なRTLテスト環境を生成し、シミュレーション結果の等価性を自動検証します。Catapultはまた、Questa® CoverCheckとシームレスに連動し、無視しても安全な到達不能コードを素早く検出して自動的に除外するため、RTLストラクチャ/コードの100%カバレッジを速やかに達成できます。到達可能コードに対しては、残された穴を埋めるにはHLSMに何が必要なのかをユーザが波形から素早く判断できます。HLSM検証後数日以内に100%のRTLカバレッジクロージャに到達できる画期的な手法です。

HLS標準化とエコシステムの完成
最新のAccellera SystemC Synthesizable Subset(SystemC合成サブセット)に完全に対応したCatapultの登場は、HLSM言語の標準化を前進させるものです。またCatapultは、任意ビット幅、ビットアキュレート整数、固定小数点数Algorithmic Cデータ型をサポートしています。これらは、フォーマルツールとダイナミックなシミュレーションツールに必要とされるスタティックビット精度と高速シミュレーションを提供します。メンター・グラフィックスは、Algorithmic Cデータ型をオープンソース化し、SystemC合成標準との100%互換を達成しました。さらに、一層の標準化を進めるため、電子設計業界の標準化団体であるAccelleraへAlgorithmic Cデータ型を寄贈する予定です。

HLSのビジョン: C++/SystemCサインオフ
「少ないリソースで多くの機能を提供しなければならないというプレッシャーのなかで、生産性を劇的に改善できる設計フローへの移行が不可欠になっています。メンター・グラフィックスのビジョンはHLSエコシステムの完成です。RTL設計者にとって使い慣れたツールとメソドロジを提供することで、SystemC/C++サインオフへの移行を支援していきます。100%のRTLカバレッジ、HLSの標準化、業界初となるC++/SystemCフォーマルプロパティツールの提供はいずれも、メンター・グラフィックスが掲げるビジョンを実現するための大きな一歩です。」メンター・グラフィックス、Calypto Systems Division、General Manager、Badru Agarwalaは、上記のように述べています。

メンター・グラフィックスについて
メンター・グラフィックス・コーポレーションは、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティングサービス、受賞歴を誇るサポートサービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバルリーダーです。1981年に設立されたメンター・グラフィックスは、昨年度売上高としておよそ11.8億米ドルを計上しており、本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンター・グラフィックスについての詳しい情報は、http://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

 

高位合成とRTLローパワー

 

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com