IC設計&製造

2016年 Summer / Vol. 18

パターンマッチングを活用した設計検証

自動パターンマッチングでさまざまな設計検証の問題を解決できることを知っていますか?

2016年 Spring / Vol. 17

ダイナミック消費電力を削減する最新技法: データパスの最適化

IC設計におけるダイナミック消費電力の削減機能は、過去15年以上にわたり、それほど進化したとは言えないのが事実です。確かに、一部の設計チームやEDA専任チームは、PPA(Performance-Power-Area: 性能‐消費電力‐面積)課題を解決すべく、高性能マイクロコントローラのコア領域の低消費電力化などに苦心を重ね、クロックツリーを用いた新たな省電力化テクニックも登場しています。

2016年 Winter / Vol. 16

車載半導体のISO 26262機能安全対応と信頼性に向けた取組み

2014年に発行されたTHE HANSEN REPORTによると、2015年発売のメルセデス・ベンツSクラスに搭載されているECUの数は200個を超えているとされています。半導体業界にとって、カーエレクトロニクスが魅力的なアプリケーションであることは明白ですが、同時に、コンシューマエレクトロニクスとは異なるライフサイクルや機能安全など、自動車業界固有の要件に対応しなくてはならないという課題もあります。

2015年 Autumn / Vol. 15

IoTデバイスに向けた半導体開発とマーケティング戦略の重要性

IoT(Internet of Things、モノのインターネット)は第4次産業革命とも言われ、電力消費量や環境問題を始め、高齢化が進む日本における高度医療やヘルスケア対策など、さまざまな課題をIoT技術によって解決していこうとする動きが世界規模で始まっています。文字通り、膨大な数のモノをインターネットにつなげるためには、半導体の存在が不可欠であり、半導体ビジネスの大きな牽引役としての期待も集まっています。

2015年 Summer / Vol. 14

CMOSイメージセンサの検証

CMOSイメージセンサは、スマートフォン、タブレット端末、デジタルカメラなどの身近な製品だけでなく、工業、医療、車載アプリケーションにも幅広く使用されている撮像素子です。図1.に示すように、アーキテクチャはメモリと似たアレイベースで、画素アレイとカラム読み出し、A/D変換回路が含まれています。画素アレイから内容を読み出して、1画素ごとにアナログからデジタルに変換します。

2015年 Spring / Vol. 13

設計実装における電源ネットワークの整合性と電圧降下の管理

テクノロジノードの微細化に従い、SoC設計における電力管理が業界の主要課題となっています。ローパワー設計はアーキテクチャレベルから始まりますが、ローパワー設計向けのテクニックはデジタル実装フローにおいても継続して適用されます。RTL合成ツールと配置配線ツールはローパワー設計意図を考慮した上で、信頼性の高い電源ネットワークとレイアウトを正確に実装しなければなりません。より細長く、幅の狭いワイヤが微細なジオメトリに使われるようになったことから電源導体とグランド導体の抵抗率が増加し、電圧降下のもたらす影響がますます大きくなっています。

2015年 Winter / Vol. 12

アナログ設計の検証インフラストラクチャの構築

アナログ設計において、すべての仕様を実装し意図した通りに動作したかどうかを確認し、すべての機能をテストできたかどうかを検証することは容易なことではありません。またアナログ設計だけでなくアナログミックスシグナル設計の場合、アナログ設計とデジタル設計とで一貫性のある検証手法を確立し、ともに要求仕様を満たし、網羅性が十分であることを示すことは、特に産業機器や医療機器、自動車などの分野では重要な関心事となっています。

2014年 Autumn / Vol. 11

3D-ICまで網羅した寄生抽出

3D-ICの寄生成分を完全なアセンブリレベルで抽出した寄生ネットリストを生成し、シミュレーションや回路解析に役立てるための「理想的な」手法とはどのようなものでしょうか。

2014年 Summer / Vol. 10

自動車がドライブする新しいDFTテクノロジ

IC設計のテスト容易化設計(DFT)は、時としてその存在自体が軽視されることがありました。しかし、車載ICに代表されるセーフティクリティカルなデバイスに対する新しい需要に応えるため、DFTに再び大きな注目が集まっています。DFTテクノロジにおける黄金時代の到来です。

2014年 Spring / Vol. 9

MCMM問題はコンカレントに解決!

より微細なテクノロジノードに進んでいくIC設計の主要課題の1つは、設計の遅れと性能低下を招くばらつきの急増にどう対処するか、ではないでしょうか。先端ノードにおけるばらつきの発生は、設計モード、パワーステート、プロセス条件、製造工程など、多くの要因と関わっています。

2014年 Winter / Vol. 8

ダブルパターニングの自動配線メソドロジ

今回のNews & ViewsのIC設計&製造トピックでは、ダブルパターニング(DP)が自動配線にどのような影響を与えるかについて取り上げます。まず、セル設計レベルの意思決定と、配線レベルの意思決定が、どのように影響し合うかについて考えてみましょう。

2013年 Autumn / Vol. 7

大規模SoC設計における効率的なDFTとは

デザインの大規模化がEDAツールとフローに及ぼす影響を適切に判断、処理していくことは、今日のSoC設計における重要な課題の1つです。フロントエンド設計、バックエンド設計のいずれのフローでも、デザインを階層ごとに分割することでこの問題に対処してきました。分割された物理コアはSoCレベルで1つに統合されます。階層ベースの設計アプローチは、EDAツールのより効率的な活用を可能にするだけではなく、複数のデザインブロックを並行してすすめられることから、結果として全体のTATを向上させます。

2013年 Summer / Vol. 6

MCMM(マルチコーナー・マルチモード)手法によるリーク電流の最適化

携帯電話やタブレット端末、ノートPCといった電子機器にとって、いかにしてバッテリ寿命を延ばすかは非常に重要な問題です。バッテリの持ち時間は、いずれの動作モードにおいても、スイッチング動作、静電容量、電圧などに応じたトータルの消費電力から直接影響を受けます。

2013年 Spring / Vol. 5

最先端の設計品質を維持するためのLVSデバッグ機能

課題: LVS(Layout Versus Schematic: レイアウト対回路図比較)デバッグは、面倒で時間のかかる作業です。「LVSクリーン」な設計へと収束させるには、デバッグのためにクロスプロービング(回路図とレイアウトの不整合確認)を繰り返さなければなりません。

2013年 Winter / Vol. 4

複雑な回路の信頼性検証の自動化

今日、CMOS ICの信頼性を脅かす主要課題として、静電気放電(ESD)からの保護に大きな注目が集まっています。今回のNews & Views online Winter「IC設計&製造」トピックでは、この課題の重要性について説明するとともに、設計者が高度なESD検証を実装するために役立つ新しいツールを紹介します。

提案するミックスシグナル物理設計フローの場合、最初の設計段階でデジタルとアナログ双方を考慮した流れとなるため、正確なフロアプランニングと面積の見積もりが可能

2012年 Autumn / Vol. 3

ミックスシグナルSoCの物理設計の課題に取り組む

1個のチップ上に複数モードの機能を混在させたいという要求の高まりを受けて、ミックスシグナルのシミュレーション・フローが採用されてきました。2つの設計領域を1つの環境で管理するアプローチは、シミュレーション・フローに限らず、物理設計に導入してもメリットが得られます。ロジックドリブン・レイアウトの手法はアナログ設計にも広く受け入れられるようになっており、ポリゴンの手入力はコールバック機能を用いたパラメタライズド・セルとコールバック機能に道を譲りつつあります。今こそ、IC設計のより良い検討と面積の有効利用に向けて、混在言語の設計フローを管理するツールを物理設計環境にも導入する絶好の機会といえるでしょう。

寄生抽出を実現するための3つの条件定義: 解析(アウトプット)、設計スタイル、抽象度 寄生抽出を実現するための3つの条件定義: 解析(アウトプット)、設計スタイル、抽象度

2012年 Summer / Vol. 2

設計者の頭を悩ませる寄生抽出!

Cの物理検証にはいくつもの異なる種類のチェックが必要です。最も一般的なものとして、デザインルール・チェック(DRC)、レイアウト対回路図比較チェック(LVS)、回路シミュレーションと組み合わせて行われる寄生抽出、という3種が挙げられるでしょう。これらチェックの適用は、基本的に、設計の対象回路がアナログ回路であろうと、デジタル回路であろうと、メモリ回路であろうと関係ありません。また、対象レベルがセルレベルであるか、ブロックレベルであるか、チップレベルであるかも関係ありません。

ノード微細化によるルール/チェック数の増加

2012年 Spring / Vol. 1

ダブルパターニングは業界に大混乱を引き起こすのか?

現在、スキャナ解像度の向上がArF波長193nmで頭打ちとなっていることは、半導体業界の関係者にとって周知の事実です。28nmプロセス世代は、液浸を採用すればArF波長193nmでも対応可能ですが、それ以降の世代に対応するにはソフトウェアによる支援が必要不可欠になってきます。