FPGA I/O 最適化

PCB配置配線におけるFPGA I/Oピン割り当ての最適化

FPGAとPCB設計チーム間の障壁を解消し、より正確かつ迅速なコンカレント設計プロセスを実現します。

PCB工程でピン交換を実施し、レイアウトに基づいたI/O最適化を可能にすることで、Correct by Construction(構築しながら正しい結果が得られる)手法によるFPGA I/Oの割り当てを行います。

  • シリアルな設計プロセスをコンカレントな設計プロセスに変えることで、トータルの製品設計期間を短縮
  • PCB信号層をなくすことでPCB製造コストを削減
  • 誤ったFPGAシンボルが配置されるのを防止し、PCBのリスピンを削減
  • 高速な性能最適化
  • PCB回路図用にFPGAシンボルを作成およびメンテナンスするコストを削減

コンカレント設計に完全最適化

FPGA/PCBの協調設計プロセスを実現

PCBシンボルと回路図を迅速かつ簡単に作成

FPGA設計をレイアウト工程で使用するPCB回路図に素早く変換

I/Oの精度を向上

PCBの層数やビア数を削減し、トレースの長さを短縮

製品情報リクエスト