The EDA Technology Leader
Mentor Graphics®（メンター・グラフィックス）は、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。
設計エリアに対応する製品群
Catapult C Synthesis
設計者のための高位合成ツール
Catapult C Synthesisは、ワイヤレス、ビデオ、画像処理装置などで使用されるASICおよびFPGAのハードウェアを、過酷なTime-to-Market要求を満たしつつ最適なインプリメンテーションで実現する設計者のための高位合成ツールです。
Calibre PERC
プログラマブルな電気的ルールチェック（PERC）ツール
Calibre PERCは、高度な回路検証機能によって設計歩留まりの最適化と信頼性の向上を実現し、回路検証に関る課題を解決します。Calibre PERCは、業界初となるプログラマブルな電気的ルール・チェッカです。
Tessent YieldInsight
診断ドリブンの歩留まり解析
Tessent YieldInsightは、診断データを統計的に解析し、故障解析の前の段階でシステマティックな歩留まり制約要因を特定して問題を切り分けます。これにより、物理的な故障箇所の特定にかかるコストが削減され、これまで数週間かかっていた歩留まり低下の原因特定が数日で完了します。システマティックな欠陥の存在が明らかなダイは自動的に識別されるため、不良解析時のダイ選別も容易に行えます。
テクニカル・イベント
PCB設計ソフトウェア&ツール PADS 9.0 フローの概要 オンデマンドWebセミナー
COMPANY EDA Tech Forum 2010 2010/09/03: 東京ミッドタウン・ホール, 東京
熱流体解析および熱抵抗測定 構造関数を使った半導体パッケージの熱抵抗／熱容量の高精度測定と構造解析技術セミナー@名古屋 10/10/08: ネット・カンファレンス 名古屋, 名古屋
製品分野別ニュース
ESL設計 メンター・グラフィックス、東芝情報システムが複雑なASIC設計への Catapult C Systhesisの適用を拡大と発表
IC設計 メンター・グラフィックス、GLOBALFOUNDRIESとの提携を通してIC設計者のデバッグ作業を簡単にする機能を提供
シリコンテストおよび歩留まり解析（DFT） 株式会社リコー、メンター・グラフィックスのTessent TestKompressを使用して、少ピン数でのフル・テストカバレッジを達成
IC設計 メンター・グラフィックスのDesign-to-Siliconソリューション、TSMCの28nm PQVテストチップ開発の成功に貢献
システム・モデリング メンター・グラフィックスとナショナルインスツルメンツとのコラボレーションがテストベンチ開発を高速化し、Time-to-Marketを短縮
組込みソフトウェア メンター・グラフィックスのNucleusリアルタイム・オペレーティング・システム、21億台以上のハンドセットに普及
PCB設計ソフトウェア&ツール Autoliv、メンター・グラフィックスのマシン・プログラミング・ソフトウェア、Valor vPlanにアップグレード
PCB設計ソフトウェア&ツール メンター・グラフィックス、自動車部品メーカーのMagneti Marelliと世界独占契約を締結
組込みソフトウェア メンター・グラフィックス、Power Architectureテクノロジをベースとしたフリースケールのプロセッサ向け商用Linuxプラットフォームを発表、新しいQorIQ P3およびP5プラットフォームに対応