Home 製品情報

The EDA Technology Leader

Mentor Graphics®（メンター・グラフィックス）は、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。

設計エリアに対応する製品群

テクニカル・イベント

PCB設計ソフトウェア&ツール JISSO PROTEC 2012（同時開催: JPCA Show 2012） 6/13 - 6/15: 東京ビッグサイト東展示棟, 東京

システム・モデリングマルチドメイン・システムの仮想プロトタイピング技術 5/30: メンター・グラフィックス・ジャパン株式会社, 東京

PCB設計ソフトウェア&ツール伝送線路解析の基礎から導入まで 5/16, 5/18, 6/6, 6/8,7/25,7/27: メンター・グラフィックス・ジャパン株式会社, 東京／大阪／名古屋

熱流体解析および熱抵抗測定 T3Ster User Forum Japan 5/11: メンター・グラフィックス・ジャパン株式会社, 東京

PCB設計ソフトウェア&ツール PADS Suiteの概要: 仕事に合わせた最適なツール選びをオンデマンドWebセミナー

IC設計 Calibre nmDRC/eqDRCの概要オンデマンドWebセミナー

PCB設計ソフトウェア&ツール PADS 9.0 フローの概要オンデマンドWebセミナー

技術文献

IC設計自動DRC疑似エラー管理　Calibre DRC Automatic WaiversによってIPに含まれる疑似エラーの心配を解消！

熱流体解析および熱抵抗測定ソリッド・ステート照明（SSL）における最先端の熱設計

IC設計チップ・レベルでの電気銅めっきとCMPシミュレータ: モデル化の要件とその手法

電装システムおよびワイヤ・ハーネス設計電装設計のコストと時間を削減するデータ一元化ツール

PCB設計ソフトウェア&ツール PRBS応答を使用したダイナミックな逆畳み込みでシリアル・リンクのキャラクタライゼーションを改善

システム・モデリングメカトロニック・システム解析と物理テストを早期に連携させる方法

IC設計 IPレベルのDRC疑似エラーを自動管理する画期的な方法

機能検証 UVM Express - UVM導入とUVMによる検証スタイル

製品分野別ニュース

組込みソフトウェア Vestel Electronics、メンター・グラフィックスのInflexion UIテクノロジを使用して、高機能セットトップボックスを開発

機能検証メンター・グラフィックス、次世代エミュレーション・プラットフォームVeloce2とVeloce VirtuaLABをリリース

組込みソフトウェアメンター・グラフィックスとStonestreet One、Nucleus RTOSとBluetoothソフトウェア・スタックを統合し、低消費電力のワイヤレス組込み開発を支援

機能検証メンター・グラフィックス、Questa Verification IPライブラリにMIPIプロトコルの検証IPを追加

システム・モデリングメンター・グラフィックス、BridgePoint UMLエディタをオープンソース化

機能検証メンター・グラフィックス、Questaプラットフォームに追加された新機能により検証全体にわたる生産性を加速

組込みソフトウェアメンター・グラフィックスのMentor Embedded LinuxがYocto Projectをサポートし、Linuxおよびオープンソース開発のさらなる簡素化を実現

IC設計メンター・グラフィックスのコンサルティング・チームが開発したCalibreフローでGLOBALFOUNDRIESのシリコン歩留まりを改善

PCB設計ソフトウェア&ツールメンター・グラフィックス、DFM解析とハイスピード／対話型配線に対応したPADSをリリース

IC設計メンター・グラフィックスのCalibreプラットフォームをベースとしたサムスン電子のDFMリファレンス・ソリューションが20nmノードに対応