ESL設計
ESLメソドロジによる最適な設計の実現
今日求められる高度なデザインは、大規模化と複雑化が進み、従来のRTLメソドロジだけではコスト効率に優れた設計や検証をすることが困難になっています。ESL（Electronic System Level）設計メソドロジは、高位の抽象度において設計を行うことにより、複雑性から派生する数々の問題を解決します。これにより、ハードウェアの設計者は、設計ミスが生じやすい繁雑な下流メソドロジから生じる設計エラーから解放され、設計サイクルの大幅な短縮と効率化を実現できます。
ESL設計タスク
ESL設計および検証
メンター・グラフィックスは、ハードウェアとソフトウェアの設計や検証で導入可能なESLツールとメソドロジを提供しています。これにより、設計初期段階から最適なシステムの構築をお約束します。 詳細
高位合成
設計の複雑化が進み、従来のRTLによる設計や検証はその限界に達しようとしています。高位合成を導入することによって合成可能なRTLコードを手動で作成し検証する労力が低減されます。 詳細
- 製品デモ : Catapult C Synthesis
ESL設計リソース
トランザクションレベル・モデリング
トランザクションレベル・モデリング（TLM）は、モデリング、妥当性解析、実装プロセスをサポートする抽象化された設計メソドロジを提供します。TLMは主要なESLコンセプトの1つであり、ハードウェア信号、サイクル、データ構造を抽象化しながら高いレベルでの通信によるモデリングを可能にします。 詳細
パートナーとスタンダード
さまざまな半導体ベンダや設計フローのパートナーの協力により、ASICやFPGAハードウェア設計者は最先端のワイヤレス、ビデオ、イメージ処理アプリケーション向けにCatapult C Synthesisを利用できます。 詳細
業界分野別ソリューション
Catapult C Synthesisによるブロードバンド・ワイヤレス、ビデオ、イメージ処理ソリューション 詳細
トレーニング
このコースは、アルゴリズム研究および実装チームから生産品質ハードウェア設計チームにいたるまで、さまざまなバックグラウンドを持った設計者のために作成されています。
- Catapult C Synthesis Basic
- Catapult C Synthesisを使用したハードウェアのためのC++コーディング