Electronic System Level設計

Electronic System Level（ESL）メソドロジにより最適なデザインを達成

今日の先進的なデザインは、従来のRTL手法のみを使用してコスト面も含めて効率的な設計と検証を行うには、あまりにも大規模で複雑となっています。この複雑化が進み続ける傾向により、ASICのリスピン、設計スケジュールの遅れによる損益を招き、またサイズの増大や速度不足、あるいは必要以上に電力を消費する設計要求を満たさないシステムなどが顕在化してきています。

ESL設計メソドロジは、高位の抽象度において設計することにより、この複雑性から派生する問題の数々を解決します。これにより、下流メソドロジの緻密さによって生じがちな設計の不具合からハードウェア設計者を解放するだけではなく、単一ソースのメソドロジがシステム設計者とハードウェア設計者間によく見られる不具合の根を一掃します。設計者は、SystemC TLM（トランザクションレベル･モデリング）を用いて迅速に電力、性能、領域におけるアーキテクチャのトレードオフを検証したり、ハードウェアとソフトウェアの相互動作を評価することができます。設計者はまた、TLMベースプロセスをサポートし、最適化されたRTL実を自動生成するクラス最高の高位合成技術を活用することができます。このESLメソドロジの採用により、従来のメソドロジと比較して10-100倍効率的に設計者の仕様に応じたデザインを生成、最適化、検証することができるようになります。