2006年05月30日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コー ポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター）は本日、STMicroelectronicsが、Catapult C Synthesisライブラリを、同社の標準ASIC（特定アプリケーション向けIC）デザイン・キットに追加したことを発表しました。

これは徹底したテストを経て獲得した最高レベルのステータスです。また、STMicroelectronicsがASICデザインキットに高位合成技術を 取り入れた最初のケースであり、世界中の設計者に対してESL（Electronic System Level）設計技術を提供するものです。

「Catapult C Synthesisは、高品質な信号処理ハードウェアをより短期間で開発するための実証済みツールです。Catapult C Synthesisライブラリは、弊社の厳しい基準を満たした最初の高位合成技術であり、これを利用して高位合成がもたらすメリットを、特にモバイル、通 信、コンシューマ向けアプリケーションにおいて、洗練された次世代設計を極めて短期間に開発しなければならないお客様にご提供したいと考えています。」 STMicroelectronicsのFTMグループ副社長兼Central CAD & Design Solutions General ManagerのPhilippe Magarshack氏はこのように語っています。

STMicroelectronicsによるCatapult C Synthesisライブラリの採用は、メンター・グラフィックスとの数年間に渡る緊密なコラボレーションの結果実現したものです。両社は共同でカスタ ム・ライブラリの作成、テストプログラムの開発、そしてSTMicroelectronicsのASICデザインキットに含まれる下流の実装ツールの統合 を行いました。

STMicroelectronicsは、ASIC、FPGA（Field Programmable Gate Array）そして半導体ファウンドリ企業が、顧客にCatapult C Synthesis用認定ライブラリを提供するためのCatapult Silicon Vendor Partners（SVP）プログラムに加入しました。このプログラムの条件に従って、メンター・グラフィックスとSTMicroelectronics は、STMicroelectronicsのASICテクノロジ向けCatapultライブラリの品質と信頼性を保証する広範なテストを行いました。その 結果、STMicroelectronicsの顧客はCatapult C Synthesisを使ってSTMicroelectronicsのASICテクノロジでのハードウェア実装をより効率的かつ低リスクで行えるようになり ました。

「先端IC設計手法をリードするSTMicroelectronicsが、Catapult C Synthesisライブラリを彼らのASICデザインキット向けに開発、認定、配布する選択を行ったことは、数あるESL（Electronics System Design） 設計ツールの中でも弊社の製品群が優れた品質、成熟度を有していることに対する強力な裏付けとなります。STMicroelectronicsとのコラボ レーションがこのような栄誉に結びついたことを非常に嬉しく思っており、今後も協力してこれに続く成功を収めていきたいと願っています。」メンター・グラ フィックスのDesign Creation and Synthesis Division、General ManagerのSimon Blochはこのように語っています。

---

●	Cベース設計 について
		http://www.mentorg.co.jp/solution/c-design.html

E-mail: mktg_mgj@mentor.com