2006年06月13日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コー ポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター・グラフィックス）は本日、Catapult製品ラインの新製品として、純粋 なシーケンシャルANSI C++から高性能なマルチブロック構成のサブシステムを自動的に生成することができる高位合成ツールCatapult SL （System Level）を発表しました。

Catapult SLツールは複雑な階層設計をサポートし、ブロックレベルのパフォーマンスを改善するための新技術が含まれている他、消費電力解析ツールへのリンクにより最大30%もの消費電力削減を可能にしています。

高性能アプリケーションのために開発されたCatapult SLは、ブロックレベル合成から更に発展し、信号処理サブシステム全体をそのデザイン特有のニーズに合わせて最適化し、自動的に合成することができます。 階層設計エンジンにより、Catapult SLはサブシステム内の複数のブロックの動作を調整し、適切なブロック間チャネルおよびメモリ・バッファを自動的に合成することが可能で、ハードウェアC 言語やブロックレベル合成手法では容易に達成できない性能レベルを実現できます。

Catapult SLはまた、Carry-save adder（桁上げ保存加算器）をサポートしています。これはストリーミング処理とスループットの効率化により、個別のブロックの性能を向上するための設 計テクニックとして利用できます。桁上げ保存加算器対応によりCatapult SLはハードウェア・サイズを削減しながらより高性能なハードウェア・ブロックを生成することが可能です。

対照的に、SystemC等のハードウェア言語を入力とする高位合成ツールでは、設計者はソースコード内に構造の詳細を記述しなければなりません。チャネ ル、メモリ・バッファ、インタフェース・タイミングなどをマニュアルで挿入する作業は手間がかかるばかりでなく、結果的に特定の実装を固定し、サブシステ ムの検討を不可能にしてしまいます。この時間のかかるプロセスを実行した後、設計者はさらに、ブロック間チャネル幅の不足や冗長なメモリ・バッファの問題 による性能のボトルネックを我慢しなければならない結果となる場合があります。このようなマニュアルのアプローチで対応できるアプリケーションもあります が、Catapult SLはこれらのボトルネックを自動的に解消することにより、高性能ビデオおよびワイヤレス・デザインに求められる厳しい性能目標やタイム・トゥ・マーケッ ト目標を達成します。

消費電力解析とフォーマル検証のための新しい設計フロー
このCatapultファミリー新製品は自動化された消費電力解析機能にも対応しています。 Catapult SLを利用して最大30%もの消費電力削減が可能であることがユーザーの使用により実証されています。市場をリードするサードパーティ製消費電力解析ツー ルへのプッシュボタン式のリンクにより、Catapult SLを使って複数のサブシステム実装を簡単に作成し、比較評価により最も消費電力効率のよいデザインを簡単に選択することが可能になります。 Catapult SLは最先端のフォーマル等価性チェックツールおよび主要なシミュレータへのリンクにより、純粋な ANSI C++ 記述とRTL 実装を比較することで正しさを検証することができます。また、機能性、パフォーマンス、面積の自動的なトレードオフ検討も可能です。

メンター・グラフィックスのDesign Creation and Synthesis Division、General ManagerのSimon Blochは次ぎのように述べています。「次世代通信アプリケーションではデータやビデオ／画像への対応が標準となる中、多くの設計者はより高い信号処理 パフォーマンスを強く求めています。Catapult SLの提供する新しい機能は、Catapultファミリーの特徴とする生産性の向上をはじめとして、様々な機能やインテリジェントな設計テクニックの数々 により、既存のDSPと複雑な次世代システムのニーズ間のギャップを解消していきます。」

Catapult製品ファミリーの最初の製品であるCatapult C Synthesisは、純粋なANSI C++からRTLを合成する最初のツールでした。純粋なANSI C++にはハードウェア構造のための記述を含みませんが、CatapultツールはASICテクノロジ、FPGAテクノロジどちらに対してもRTLを作成 できます。Catapultツールのインクリメンタル設計手法は合成プロセス全てに渡り設計者に可視性とコントロールを提供するものであり、あらゆる段階 でインタラクティブな設計検討が可能です。

さらに、特許出願中であるCatapultのインタフェース合成技術は、標準および専用の様々なハードウェア・インタフェースをターゲットとして面倒なマ ニュアルの設計タスクを自動化します。 また、Catapultは高速シミュレーションおよびシステムレベル検証のためのSystemC トランザクションレベル・モデル（TLM）も自動的に生成します。これにより、設計者はマイクロ・アーキテクチャやインタフェース・シナリオを変更しなが ら詳細な「what-if」解析を実行することができ、デザインの最適化を十分に行うことができます。CatapultツールのRTL出力は業界標準の RTL合成製品を使ってゲートに合成することが可能で、様々なツールフローに幅広く適合します。

---

●	Cベース設計 について
		http://www.mentorg.co.jp/solution/c-design.html

E-mail: mktg_mgj@mentor.com