2007年10月15日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター・グラフィックス）とアルテラ・コーポレーション（本社：米国カリ フォルニア州サンノゼ、以下アルテラ）は、複雑なDSPアルゴリズムを業界標準のANSI C++から直接、高性能FPGAで実装することが可能な設計フローを発表しました。この設計フローは、メンター・グラフィックスのCatapult C Synthesisツールに対応したアルテラのAccelerated Librariesに基づくもので、DSPのFmaxパフォーマンスを50〜80パーセント向上し、少ない手間で専用DSPハードウェアの作成を可能にし ます。さらに、高いパフォーマンスが求められるアプリケーションに対して、高価で電力消費が大きい専用DSPに代わる、チャネルあたりのコスト効率が優れ たソリューションを提供します。

高い計算能力を必要とする次世代アプリケーション、たとえばワイヤレス通信、画像処理、 高画質ビデオ処理等に必要とされる処理能力の急激な増大により、高レベルの信号処理能力が求められています。アルテラのCatapult C Synthesis 向けAccelerated Librariesは、今回発表されたこのユニークな設計フローの中心的技術です。このライブラリにより、Catapult C Synthesisツールは、ASICライクな最適化を実施するとともに、アルテラの最先端FPGAテクノロジに含まれる独自のDSPマクロIPに対応し た高度なスケジューリングが可能になります。これにより、従来の高位合成ツールの結果と比較して50〜80パーセント高速なデザインが達成できます。これ らのパフォーマンスレベルは、RTL合成ツールをも上回るものであり、RTLより格段に抽象度の高いANSI C++ソースからの合成であることを考慮すると、非常に大きな成果であると言えます。

Catapult C/アルテラ DSP設計ソリューションは、従来のDSPソフトウェア・プログラミング・フローに忠実に沿ったC-to-RTLの設計フローです。これらのフローでは、 アルゴリズム設計者がアルゴリズムの浮動小数点モデルを作成し、これを通常C++を使った固定小数点モデルに変換します。この時点で、従来のフローではソ フトウェア開発者がCコードを市販のDSPをターゲットとしてコンパイルしていました。Catapult C/アルテラフローでは、ハードウェア設計者がCatapult C SynthesisをアルテラのAccelerated Libraries と組み合わせて使用することで アルテラ FPGAを使ったDSPハードウェア実装を自動的に作成できます。従来とは異なり、ハードウェア設計者が手作業でRTLコードを作成し、ハンドコーディン グによるエラーの発生を懸念したり、適切なパフォーマンスを出すアーキテクチャが見つかるまで繰り返しRTLの書き直しを行う必要はありません。 Catapult C/アルテラソリューションはRTL作成プロセスを自動化し、ハードウェアのパフォーマンスとDSPソフトウェア・プログラミング・フローの柔軟性を両立 します。

「Catapult C Synthesisは、ハイエンドASICの設計に適用されているだけでなく、FPGAをターゲットとする設計者に対しても、生産性を向上させる上で非常 に多くのメリットを提供します。アルテラとの緊密な共同開発を通じ、FPGA設計者に対してさらに大きなメリットを提供する方法を理解することができまし た。このパートナーシップにより、アルテラとメンター・グラフィックスは、次世代設計に高性能DSP機能を搭載する上で、効率的で新しい選択肢を提供する ことができます。」 メンター・グラフィックスのDesign Creation and Synthesis Division、General ManagerのSimon Blochはこのように語っています。

「アルテラのAccelerated LibrariesをCatapult C Synthesisツールに対応させることは、アルテラとメンター・グラフィックスとのパートナーシップにとって重要なステップであり、お客様に、より優 れた生産性と設計の機能向上を提供できるものと考えています。」「このツールが実現するパフォーマンス向上により、ますます拡大する高性能DSPアプリ ケーションに対して、FPGAの採用がより一層進むものと期待しています。」 アルテラのSoftware and IP Engineering担当Vice President、Udi Landen氏はこのように語っています。

アルテラ、Catapult Silicon Vendor Partners Programに参加
ア ルテラは、Catapult Silicon Vendor Partners (SVP) Programにも参加することとなりました。これはASIC、FPGAならびに半導体ファウンドリ企業がCatapultライブラリを顧客に提供するた めのプログラムです。このプログラムの条件に従って、メンター・グラフィックスとアルテラはアルテラ IPおよびFPGAテクノロジ向けCatapultライブラリの品質と信頼性を保証するための徹底したテストを行っています。これにより、アルテラのユー ザーはCatapult C Synthesisツールを使ったアルテラ FPGAテクノロジへのハードウェア実装をより効率的に、低リスクで行うことができます。

本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社　
コーポレート・マーケティング部
TEL: 03-5488-3035  FAX: 03-5488-3032
E-mail: mktg_mgj@mentor.com

日本アルテラ株式会社
マーケティング部
TEL: 03-3340-9480  FAX: 03-3340-9487
E-mail: jpnewsrm@altera.com