2009年07月02日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、Catapult® C Synthesisを拡張し、コントロール・ロジックのサポートおよび低消費電力設計要件に対応することによりフルチップ高位合成（以下HLS）を実現し たことを発表しました。この画期的な技術により、設計者は純粋なANSI C++をアルゴリズム・ブロックとコントロール・ロジック・ブロックの両方で使用することができます。設計の規模と複雑性が急激に高まり、ハードウェアの 機能をより高い抽象度で設計しなければならない現在、フルチップ高位合成に対応するCatapult C Synthesisの機能拡張は極めて重要な意味を持ちます。

従来、コントロール・ロジックの合成とアルゴリズムの合成は異 なる言語や形式、抽象度で設計されてきました。Catapult C Synthesisの機能拡張は、この2つの領域を統合するもので、ユーザは標準ANSI C++を使ってコントロール・ロジックとアルゴリズム動作を一貫した単一のモデルにて記述することができます。

この技術革新 の中心となるのは、合成可能な新しいC++コンストラクトです。これにより設計者は非同期のデータ通信を簡単に記述することができ、コンカレントなハード ウェア生成を完全に制御することができます。この画期的なメカニズムにより、データフローにおけるアルゴリズム表現と、クロックにより同期化される制御中 心のブロックをインタフェースさせることができるのです。その結果、ハードウェア設計者は馴染みのあるコーディングスタイルで、通信、優先度、タスクの調 整を並列性の抽象的表現によって簡単に記述することができます。この新しいアプローチはアルゴリズム中心のサブシステムに有効な抽象度を維持しつつ、制御 指向のタスクに必要な精度を提供するモデリング・スタイルを確立したものです。

メンター･グラフィックスの合成プロセスは、 特許出願中の完全に自動化された検証フローにより強化されています。この検証フローは業界で初めて詳細なRTLブロックの連携をCレベルで検証することを 可能にしたものです。検証と合成の間の緊密な統合は、HLSのポテンシャルを完全に実現する上で必須であることが実証されています。Catapult C Synthesis以外のHLSツールでは、高位合成を孤立した状態で行うためにRTL出力の検証を過度に複雑化する結果を招く傾向がよく見られます。

「我 々の設計しているデジタル放送向けICは、通常計算集中型のアルゴリズム・ユニットとコントロール中心のブロックが複雑に混在した構成となっています。コ ントロール・ロジックの合成に対応する新しいCatapult C Synthesisにより、システムのより大きな部分をC++からの高位合成を使って開発することができます。これにより、我々のC++ベースのインプリ メンテーション・フローを純粋な信号処理ブロック以外にも拡張することが可能になります。」Fraunhofer Institute for Integrated Circuits、Head of Department、Schlicht教授はこのように語っています。

コ ントロール・ロジックのサポートに加え、Catapult C Synthesisは低消費電力設計に対しても画期的な技術を提供します。これはマルチレベルでのクロック・ゲーティングと、動的な電力およびクロック管 理ユニットへのインタフェースという、2つの主要な設計テクニックを自動化することにより実現されています。Catapult C Synthesisは、論理コーンの深いレベルまで解析を行いゲーティング可能なクロックを見つけ出します。これは通常バックエンドの低消費電力エキス パートによって手作業で行われ、エラーが発生しやすいタスクでした。今回の新しいユニークな最適化技術により、フロップレベルでの処理に対して100%に 近いクロック・ゲーティングを提供し、ターゲット・レジスタ周囲のゲーティング・ロジックをローカルに推定することにより最大限の消費電力削減を達成しま す。消費電力の削減をさらに進めるため、Catapult C Synthesisではすべてのシステム・ブロックのステートについてのリアルタイム情報をエクスポートします。この情報は、動的な周波数と電圧のスケー リングを制御する電力管理ユニットに伝達され、システム全体での消費電力削減を達成することができます。当然、動的な消費電力削減はデザインとテストベク タに依存しますが、300件以上のユーザの実設計データを用いた測定では、10%～90%、平均40%の消費電力削減が確認されました。

「Catapult C Synrthesisのコントロール・ロジックのサポートにより、Thalesのシステムのより大きな部分をHLSで開発することが可能になります。多く の部分をHLSで開発するようになるにつれ、消費電力の問題を解決することが極めて重要となります。低消費電力に対応したCatapult C Synthesisの最新の機能強化は、Thalesが必要としている最適化を実現しています。」Thales Alenia Space、Deputy Manager of Digital ASIC & FPGA Design Group、Emmanuel Liegeon氏はこのように述べています。

Catapult C Synthesisについて
Catapult C Synthesisは、コア・アルゴリズムとインタフェースがアンタイムドで純粋なANSI C++ソースから自動的にコントロール・ロジックRTLとアルゴリズムRTLのマルチブロック設計を生成する業界初のツールです。この生産性の向上によ り、設計者は様々なマイクロ・アーキテクチャ上のオプションならびにインタフェース・シナリオを詳細に検討する時間と自由度が得られ、完全に最適化された ハードウェア設計を短期間で完成させることができます。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ESLについて

• http://www.mentorg.co.jp/products/esl/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com