2011年09月08日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、ソフトウェアの早期開発を実現する仮想プロトタイプに対する市場要求に応えるため、Vista™ ESLプラットフォームを拡張したことを発表しました。さらに、メンター・グラフィックスとカリプト・デザイン・システムズ（本社:米国カリフォルニア州、以下カリプト）とのパートナーシップを通じてVistaとCatapult C Synthesisとが統合され、仮想プロトタイプと高位合成ベースのハードウェア実装でトランザクションレベル･モデリング（TLM）のモデリング・スタイルを共有できるようになりました。Vistaは、メンター・グラフィックスの包括的なESL戦略の中核を担っています。メンター･グラフィックスは、ESL設計、仮想プロトタイプ、ハードウェア・リアライゼーション、ソフトウェア・リアライゼーション、TLMからRTLまでの検証、モデルの再利用といったESLの広範な課題を解消することにより、ESLテクノロジの境界を拡げていくことを目指しています。

ソフトウェアの早期開発ための仮想プロトタイプ
Vistaには、主要なハードウェア属性を保持したままで仮想TLMプラットフォームから仮想プロトタイプを作成する機能があります。Vista仮想プロトタイプは、ファームウェアのテスト、オペレーティング・システムの統合、ハードウェア依存のアプリケーション開発に使用できます。そのTLM/ISSモデルは、ソフトウェアとバイナリ互換です。抽象化レベルに拡張性があるため、非常に高速なシミュレーション速度でソフトウェアを検証したり、ランタイム時にはより正確なApproximately Timed（AT）シミュレーションに切り替えたりすることで、ソフトウェア性能とシステムの電力を最適化します。

カリプトとのパートナーシップの強化
CやSystemCに基づく上位の抽象化レベルに移行することで、より短期間でより良い結果品質が約束されます。VistaとCatapult C Synthesisの緊密な統合は、TLM 2.0ベースの完全なハードウェア実装ソリューションを実現します。これによりユーザは、1つの一貫したTLMモデリング・スタイルを共有できます。カリプトのTLM合成フローは、抽象TLMモデルからピン精度のプロトコル固有のSystemCモデルへの変換、さらにこのSystemCモデルのRTLコードへの合成に対応しています。一方、合成されるTLMは、Vista仮想プラットフォームにおいてアーキテクチャの性能と電力を最適化のために使用したり、ソフトウェアを早期に開発するためにVista仮想プロトタイプで使用できます。

「メンター・グラフィックスには、ESL市場の急速な成長を牽引してきた長年の実績があり、今後もこの方向性は変わりません。ソフトウェアの早期開発を実現するためにVistaとSourcery™ CodeBench組込みソフトウェア統合開発環境を統合させ、Vistaの仮想プロトタイプ機能を拡張したことは、将来の成長分野の1つにすぎません。新たに発表したカリプトによるCatapult C Synthesisの買収は、この数年間進めてきたツール統合戦略の一環であり、カリプトのESLハードウェア・リアライゼーション・フローまで網羅するべく、メンター・グラフィックスのESLソリューションをさらに拡大するものです。」メンター・グラフィックス、Chairman and CEO、Walden C. Rhinesは、上記のように語っています。

Vista ESLプラットフォームについて

• Vistaは、アーキテクチャの最適化を目的とし、RTLよりも上位の抽象レベルで設計するための高度なESL設計および解析環境です。スケーラブルなTLMの作成、TLMの仮想プラットフォームへの実装、ソフトウェアとの統合、ハードウェアとソフトウェア両方のシミュレーション、解析、最適化を通じて、性能と電力の設計目標を達成します。
• Vista仮想プロトタイプとMentor® Embedded Sourcery CodeBench組込みソフトウェア統合開発環境の統合により、SoC開発者と組込みシステムのソフトウェア開発者は、開発プロセスの早期段階（RTL実装前含む）においてソフトウェアのデバッグ、解析、最適化を柔軟に実行できます。
• VistaとカリプトのCatapult C Synthesisとの緊密な統合により、TLM 2.0ベースのESLからRTLまでの完全なハードウェア実装ソリューションが実現されるため、ユーザは1つの一貫したTLMモデリング・スタイルを共有できます。
• SoCおよびサブシステムのハードウェア／ソフトウェアの検証においては、ハードウェア・エラーとソフトウェア・エラーのシミュレーション、検証、デバッグ用途に、Vistaを使用できます。組込みオペレーティング･システムの起動ファームウェアをデバッグするSourcery CodeBenchとの統合により、Vista仮想プロトタイプを使用して早期にアプリケーション・ソフトウェアを検証できます。Questa®機能検証プラットフォームとUniversal Verification Methodology（UVM）は、Vista TLMモデルおよび仮想プラットフォームの再利用、テスト計画の追跡、短期間でのカバレッジ・クロージャの達成に役立ちます。さらに、VistaをVeloce®ハードウェア・エミュレータと組み合わせることで、高速化されたRTLとのハイブリッド仮想プロトタイプを使用できます。このプロトタイプは、Vista ISSモデルで稼働するソフトウェアでテストしたり、Sourcery CodeBenchを使用して検証、デバッグ、解析することができます。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ESLについて

• http://www.mentorg.co.jp/products/esl/

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン　有理
E-mail: yuri_ellison@mentor.com