RTL合成

メンター･グラフィックス - Precision Synthesis
Precision Synthesisは、複雑な設計やASICプロトタイピングを含むあらゆるFPGAアプリケーションに対応した最も高度な合成ツールです。

Synopsys - Design Compiler
Design Compiler®は、業界で最も包括的な、製造において実証されたRTL合成およびテスト・ソリューションです。

Magma - BlastCreate
Blast Create™は、RTLから配置済みゲートへの予測性の高いパスを提供します。汎用論理合成および高性能データパス合成、DFT解析および挿入、物理合成、消費電力最適化、スタティック・タイミング解析のための統合環境です。

Cadence – Encounter RTL Compiler
Encounter RTL Compilerは特許取得済みのユニークなglobal-focusアルゴリズムにより、真のトップダウン・グローバルRTL合成を提供します。コンカ レントなマルチ・オブジェクト最適化（タイミング、面積、消費電力）ならびに先端低消費電力設計テクニックのサポートにより、Encounter RTL Compilerは周波数目標を達成すると同時にチップ消費電力の削減を行うことが可能です。

リントチェック

Atrenta - SpyGlass
SpyGlassソリューションは早期設計解析の業界標準ツールで、RTL設計フェーズの早い段階で深い解析を行うことができます。

検証

メンター･グラフィックス - Questa
Questa®は、メンター・グラフィックスが提供する最先端の検証環境です。あらゆる検証フローに対して品質、生産性、予測性を改善できる業界唯一の統合検証プラットフォームです。

メンター･グラフィックス - ModelSim
ModelSim®は、業界をリードする標準ベースのシミュレーションおよび検証プラットフォームをFPGA市場に提供します。

Cadence - NCSim
Incisive Design Team Simulatorは、システムレベルからゲートレベルまでのカバレッジ・ドリブン機能検証、解析ならびにデバッグを実行し、検証の生産性と予測性を向上します。

等価性チェック

Calypto Design Systems - SLEC System-HLS
SLEC System-HLSは、高位合成により生成されたRTLを包括的に検証することにより、時間のかかるテストベンチ開発とRTLシミュレーションを回避 し、高位合成による生産性向上に大きく貢献します。SLEC System-HLSは合成後のRTL設計と元のシステムレベル・モデルがあらゆる入力シーケンスに対して同じ機能的出力となることを独立したフォーマル 検証により証明します。

Cadence - Encounter Conformal Equivalence Checker
Encounter Conformal Equivalence Checkerは、数百万ゲート規模の設計を設計サイクルの早期に、テストベクタを使用することなく検証、デバッグすることを可能にします。複雑なデータ パスやデジタル・カスタムロジック、カスタムメモリ、FPGA設計にも対応し、重大なバグを見逃すリスクを削減します。

Synopsys - Formality
Formality® Equivalence Checkerは、フォーマル・テクニックにより同じ設計の2つのバージョン間の等価性を証明します。

消費電力予測

Atrenta - SpyGlass-Power
The SpyGlass®-Powerソリューションは、論理設計者に対して低消費電力への包括的なソリューションを提供し、複数の電源、電圧ドメインの管理を 助けます。ユーザは消費電力を設計サイクルの早い段階で最適化することができ、設計フロー後期に低消費電力化を行った場合に一般的な繰り返し設計を解消し ます。

Magma - BlastPower
Blast Power™は、消費電力最適化および管理のための包括的なRTL-to-GDSIIソリューションです。消費電力を考慮した合成、物理設計最適化および 配線により最適な消費電力管理が実装設計フロー全体で実現され、設計者は消費電力の最小化と均一な電力分布を達成することができます。

Sequence - PowerTheater
Power Theaterは、SoC設計の消費電力効率を最大化するための包括的な低消費電力設計ツール群です。Sequenceは、アーキテクチャレベル、 RTL、ゲートレベルにフォーカスした低消費電力設計ソフトウェアを提供している唯一のベンダです。

Altera - PowerPlay
PowerPlay消費電力解析ツールには、早期消費電力予測ツールおよびQuartus® IIの消費電力解析ツールが含まれ、初期のコンセプト設計段階から実装設計までの消費電力予測が可能です。

Xilinx - XPower
XPowerは、プログラマブル・ロジックのための詳細な消費電力解析および予測ツールを提供します。XPowerを使用することにより、デバイスの総消費電力やネット毎の消費電力を解析でき、また配線済み、部分配線済みまたは実配線の設計にも対応しています。

SoC設計

メンター･グラフィックス - Vista
Vistaは、業界最先端のSystemCデバッグ・ツールセットです。強力なハードウェアおよびC/C++指向のビューおよびデバッグ・メカニズムを提供します。

Altera – SOPC Builder
SOPC Builderは、Alteraデバイス向けの強力なシステム開発ツールです。SOPC Builderにより、ユーザは従来のマニュアルによる統合手法と比較して格段に短期間に、完全なSOPC（System-On-a- Programmable-Chip）を定義、生成できます。

詳細情報についてのお問い合わせはこちらから。