HDL Author

設計データとフローの管理

HDL Authorは、エンジニア個人の生産性を高めると同時に、チームでの作業も強力にサポートします。

 

高度なエディタ機能、そしてデザインのHDLコードをグラフィックスおよび表形式で可視化する機能により、デザインの作成およびFPGA/ASICデザインの解析を加速します。もちろん、大切なのは時間だけでなく、データも同様です。HDL Authorには、設計データと設計フローを効果的に管理する機能があり、設計者、設計チーム、メーカーは時間を短縮して生産性を飛躍的に高めます。

特長と利点

  • テキスト、表、グラフィックスを利用して効率的にRTLデザインを作成
  • 設計フローとすべてのプロジェクトデータをインタラクティブに管理
  • ASIC/FPGAのHDL設計プロジェクト管理が容易
  • HDL設計エンジニアと他のエンジニアチームとの円滑なコラボレーションによる設計開発を支援
  • テキスト、表、グラフィックス形式によるデザインエントリをサポートしたエディタ環境により、あらゆるデザイン作成ニーズに対応
  • エンジニアの使い慣れたHDLシミュレータと合成エンジンを利用でき、HDL設計プロセスの利便性と生産性が向上
  • TCLを使って他の設計ツールを容易に統合し、HDL Author環境から実行可能
製品情報リクエスト