FPGA技術文献

FPGAのパフォーマンス向上のためのリタイミング手法

技術文献: リタイミングは、1983年にLeisersonおよびSaxeにより提唱された同期回路の最適化テクニックです。それ以降、リタイミングの概念はそれほど幅広く利用され、追求されてきたとは言えませんが、最近になって設計者はより高速な処理、そして高い帯域幅を求めるようになってきました。帯域幅の問題は、ネットワークおよび通信システムにおいて最もよくあるボトルネックとなり、現在でもその状態は続いています。同時に、設計自体もより複雑で、高度なものになってきています。本稿では以下について説明します。
1) FPGA合成ツールにおいてリタイミング機能をどのように実装し、使用するか。
2) リタイミング・アルゴリズムのターゲット・テクノロジとしてFPGAが他のテクノロジより適しているのはなぜか。
3) 今日のFPGA合成フローにリタイミングがどのように統合されているか。 技術文献をダウンロード

複雑なステートマシンにおける品質向上

技術文献: 設計中に発生するバグは、その出方に傾向があります。例えばメモリのアクセス、IPブロックとその周辺のタイミング、あるいは複雑なステートマシンなどがその代表例として挙げられます。ステートマシンが複雑になるデザインにおいて、その検証の難しさに対しては、アサーションなどの手法が用いられ始めていますが、そもそもバグを出さないようにするならば、ステートマシンのコーディング時における工夫が必要となります。ステートマシンをコーディングする場合、基本的には現在のステートと、次のステートに注目していますが、実はここにバグが出る可能性が潜んでおり、これはテキストで記述する場合でも、バブル・ダイアグラムなどのグラフィカル入力を用いる場合でも、差異はありません。HDSにおいて新しく開発された手法は、この点を改善しています。複雑なステートマシンを設計する際に有効な、新しい手法について紹介します。  技術文献をダウンロード

 

HDL DesignerによるRTL再利用

製品デモ

既存の設計やアウトソースのグループで使われているコードを再利用しますか?この製品デモでは、コード品質を迅速に理解し、コード再利用に必要な労力を予想するための新たなテクニックを紹介します。 ビデオを表示

その他のデモ

• 高度なステートマシン
• 予測性と柔軟性に優れた設計プロセス