リソース
パートナー・プログラム
メンター・グラフィックスの合成パートナー・プログラムは、世界トップクラスのシリコン・ベンダ、ソフトウェア・ベンダ、IPベンダの連携により、相互の顧客にメリットをもたらします。詳細
DO-254ソリューション
メンター・グラフィックスが要求仕様ベースの設計向けに提供しているベスト・プラクティスに基づく手法により、フローや貴重なリソースの生産性を高めつつ、DO-254と品質の目標を達成できます。FPGAコンポーネントに対する初期段階でのシステムレベル検証においては、分散型メカトロニック・システムの設計や解析のための仮想ラボ環境としてSystemVisionを使用できます。
詳細
ASIC/FPGA設計および検証コミュニティ
ASICとFPGAは劇的に進化しており、現在では、複雑なFPGAにはASICと同様の設計手法が求められています。HDLがVHDLやVerilogからSystemVerilogに拡張されたことで、高度な設計手法と検証手法が一層重要になっています。また、C/C++やSystemCなどの言語によって、設計と合成の抽象レベルがRTLからESL（Electronic System Level）に上がったことで、エンジニアはシステムの電力、性能、機能に対するハードウェア／ソフトウェア・アーキテクチャの影響を設計プロジェクトの初期段階で把握できるようになりました。こうしたニーズから、メンター・グラフィックスは、ASIC/FPGAコミュニティを開設し、ASICやFPGAの設計についてコミュニケーション、コラボレーション、比較、共有できる場を設計者に提供しています。
皆様のご参加をお待ちしています。