|
- あなたのFPGA安全設計は十分安全ですか？
- このセミナー資料では、まず何が原因で安全とは言えないFPGA設計になるのかについて、そしてFPGAの安全設計を行うためのアプローチについて見てみます。そしてこれらの問題に対して論理合成をどのように活用することができるか、最後に、実際に設計が安全対策の要求を満たしていることをどのように検証するかについて見ていきます。
|
アドバンスドFPGA合成 |
|
- FPGAのパフォーマンス向上のためのリタイミング手法
- リタイミングは、1983年にLeisersonおよびSaxeにより提唱された同期回路の最適化テクニックです。それ以降、リタイミングの概念はそれほど幅広く利用され、追求されてきたとは言えませんが、最近になって設計者はより高速な処理、そして高い帯域幅を求めるようになってきました。帯域幅の問題は、ネットワークおよび通信システムにおいて最もよくあるボトルネックとなり、現在でもその状態は続いています。同時に、設計自体もより複雑で、高度なものになってきています。本稿では以下について説明します。
1) FPGA合成ツールにおいてリタイミング機能をどのように実装し、使用するか。
2) リタイミング・アルゴリズムのターゲット・テクノロジとしてFPGAが他のテクノロジより適しているのは何故か。
3) 今日のFPGA合成フローにリタイミングがどのように統合されているか。
|
アドバンスドFPGA合成 |
|
- 複雑なステートマシンにおけるクオリティ向上
- 設計中に発生するバグは、その出方に傾向がある。例えばメモリのアクセス、IPブロックとその周囲のタイミング、あるいは複雑なステートマシンなどがその代表例として挙げられます。ステートマシンが複雑になるデザインにおいて、その検証の難しさに対しては、アサーションなどの手法が用いられ始めていますが、そもそもバグを出さないようにするならば、ステートマシンのコーディング時における工夫が必要となります。ステートマシンをコーディングする場合、基本的には現在のステートと、次のステートにフォーカスしていますが、実はここにバグが出る可能性が潜んでおり、これはテキストで記述する場合でも、バブル・ダイアグラムなどのグラフィカル入力を用いる場合でも、差異はありません。HDSにおいて新しく開発された手法は、この点を改善しています。複雑なステートマシンを設計する際に有効な、新しい手法について紹介します。
|
デザイン・クリエーション |