Veloce2
Veloce2は、設計プロセスのすべての段階でブロック・レベルおよびSoC全体のRTLシミュレーションを高速化します。Veloce2を使用すると、ハードウェア設計とソフトウェア設計の両方がまだ流動的な段階でも、実データを使用してプリシリコンのテストとデバッグをハードウェア速度で実行できます。
利点
- シリコン・プロトタイプ製作前に多くの検証サイクルを実行できるため、最終製品の品質が向上
- ファースト・シリコン前に完全なシステム統合テストが実施できるため、機能の不具合によるシリコン・スピンを回避
- 設計プロセスの早期段階においてエミュレーション・ハードウェア上でデバッグが行えるため、ソフトウェアがプロジェクトのクリティカル・パスにならない
- SoC設計のシミュレーションとエミュレーションを網羅する検証の中心となることでROIを向上
Veloce2製品ファミリ
- 600万ゲートから最大4億ゲートまでのキャパシティに対応したスケーラブルな検証プラットフォーム
- Veloce2ファミリすべてに共通の構成とデバッグ・ソフトウェアシミュレータに似たデバッグ環境
- 内部DUTに対する100%の可視性
- ネットワーク・アクセス可能なマルチユーザ・システム
Veloce2のハードウェア／ソフトウェア・ソリューションによって、新しいSoC設計の再構成可能なハードウェア表現を短期間で作成し、プロジェクト全体を通じて検証資産を有効利用できるようになります。これにより、SoCの業界標準プロトコルへの準拠と相互運用性が確保されるため、プリシリコン・テスト時に設計の欠陥が明らかになるリスクを減らすことができ、結果的にプロジェクト全体の工数とコストが削減されます。
包括的な検証環境
Veloce2には多くのソフトウェアやアプリケーション・ソリューションが用意されており、これらを組み合わせることによって、チップレベルやシステムレベルの検証に対応した包括的な検証環境を実現できます。
- TestBench XPressソフトウェア: 時間概念のないC/C++、SystemC、SystemVerilogテストベンチのサポートによりトランザクションベースの協調エミュレーション検証を実現
- iSolveソリューション: 物理ハードウェアベースの製品として提供され、ビデオ／オーディオ、ネットワーク、ワイヤレス、組込みソフトウェア、ストレージデバイスなどの分野別アプリケーションおよびプロトコルベースのソリューションを実現
- ローパワー検証
- Veloceトランザクタ: シミュレーションからアクセラレーションへの移行を容易にする標準バス・プロトコルのトランザクションベースのモデルを提供
- Veloce VirtuaLAB: ビデオ／オーディオ、ストレージ、ネットワークなどの各種アプリケーション・プロトコルと業界標準のバス・プロトコルに対する優れた柔軟性と可視性を提供し、SoC検証の「仮想実験室の仮想化ラボ」環境環境を可能にするソフトウェア・ソリューションです。
- UVM、OVM、VMM、TLMなどの先進的な手法をサポート
- Veloce2でアサーションベースの検証をサポートすることで、QVL、SVA、OVL、PSLのシミュレーションと同等の最先端機能を提供
- 物理／仮想JTAGソリューションを介したソフトウェア開発ツールへの接続
- VistaとVeloce2の併用によるESL（Electronic System Level）ツールとの統合
- CodelinkとVeloce2を併用した、生産性の高いソフトウェア駆動型のハードウェア検証
データシート
- Veloceエミュレータ・ファミリ (PDF, 1MB)
ツールボックス
- 技術文献 : Veloceのエミュレーション システムレベルのパワー解析と検証
- 技術文献 : 特定プロトコル用ホストおよびペリフェラル・インタフェースのための仮想デバイス
- 技術文献 : 「ソフトICE」– ソフトモデル・ソリューションとしてのiSolve USBペリフェラル
- オンデマンドWebセミナー［英語］： Veloceハードウェア・エミュレーションによるESLシミュレーション
- 技術文献[英語]： SystemVerilogのテストベンチのアクセラレーション
お問い合わせ
- 製品情報リクエスト