組込みプロセッサを使用した現在の複雑な回路設計では、命令をソフトウェアで実行してSoCのカバレッジを最大化する必要があります。従来、この目標を達成するには、ハードウェア設計へのバスサイクルの入力、完全機能モデルでの実行、ターゲットへのコンパイル済みドライバ、Cまたはアセンブリ・コードのテストベンチなどのアプローチがありました。

しかし、このアプローチには完全性の面で難があります。このテストでは、プロセッサと外部ロジックの連携を完全に網羅することができません。また、システム全体の一部としてソフトウェアが実行されることもありません。最終製品はプロセッサドリブンであるため、完全機能のプロセッサモデル上で命令を実行し、バスサイクルを設計に入力する「リアルなシミュレーション」方式の方が、アプローチとしては従来のバス機能モデルよりも優れています。

プロセッサドリブン・テストベンチは、完全機能のプロセッサモデルを使用してシステムにスティミュラスを与え、監視したいというニーズに応えます。テスト命令を実行するとスティミュラスがシステムに入力され、別のテスト命令によってテスト結果の読み出しと監視が行われます。

再利用の可能性

プロセッサドリブン・テストでは、プロジェクトのあらゆる段階で再利用の可能性が最大限に高まります。