プロセッサドリブン検証

HDLテストベンチからのテスト・ベクタを適用するという現在の手法は、プロセッサバスの動作を模倣している段階です。既存の検証手法にプロセッサドリブン・テストベンチを導入すると、実環境の検証が可能になり、プロジェクト全体でテストベンチ・ソフトウェアを幅広く再利用できるようになります。しかしこれまでは、論理シミュレータで動作するプロセッサ内部のソフトウェア・デバッグが難しく、プロセッサドリブン検証を効果的に利用できないという問題がありました。

組込みプロセッサを使用した現在の複雑な回路設計では、ソフトウェア命令を実行してSoCのカバレッジを最大化する必要があります。従来、この目標を達成するには、ハードウェア設計へのバスサイクルの入力、完全な機能モデルでの実行、ターゲットへのコンパイル済みドライバ、Cまたはアセンブリ・コードのテストベンチなどのアプローチがありました。

しかし、このアプローチには完全性の面で難があります。このテストでは、プロセッサと外部ロジックの連携を完全に網羅することができません。また、システム全体の一部としてソフトウェアが実行されることもありません。最終製品はプロセッサドリブンであるため、完全な機能のプロセッサモデル上で命令を実行し、バスサイクルを設計に入力する「リアルなシミュレーション」方式の方が、アプローチとしては従来のバス機能モデルよりも優れています。

プロセッサドリブン・テストベンチは、完全な機能のプロセッサモデルを使用して、システムにスティミュラスを与え、監視したいというニーズに応えます。テスト命令を実行するとスティミュラスがシステムに入力され、別のテスト命令によってテスト結果の読み出しと監視が行われます。

再利用の可能性

プロセッサドリブン・テストでは、プロジェクトのあらゆる段階で再利用の可能性が最大限に高まります。

HDLビヘイビア

          

SystemC SystemVerilog

          

プロセッサドリブン・テスト

          
  高位合成 RTL/ゲート・シミュレーション エミュレーション プロトタイプまたはFPGA 製造後

よりスケーラブルな検証メソドロジ

 

データシート

ツールボックス

製品

Questa Codelink

Questa Codelinkは、RTLまたはゲートレベルのプロセッサモデルを使用してプロセッサベースの設計を機能検証するための最先端のデバッグツールセットです。Questa Codelinkは、プロセッサの可視性を劇的に促進し、失敗したプロセッサドリブン・テストのデバッグに要する時間を短縮することで、プロセッサドリブン検証をサポートします。設計やシミュレーション結果を変更することなく、既存のプロセッササインオフ・モデルに接続できます。

Questa Advanced Simulator

Questa Advanced Simulatorは、高性能でハイ・キャパシティなシミュレーションと統一された最先端のデバッグ機能を組み合わせることで、Verilog、SystemVerilog、VHDL、SystemC、PSL、UPFのもっとも完全に近いネイティブなサポートを提供します。