業界最高速の機能検証プラットフォーム、Veloceファミリーを発売 SoCおよび組込みシステムの検証に対する3〜5倍の生産性向上

2007年05月17日

メンター・グラフィックス・コーポレーション(本社米国オレゴン州、以下メンター・グラフィックス)は、3種類の次世代型ハードウェア支援検証プ ラットフォームVeloce Solo、Trio、Quattroを発表しました。これらは新しく開発された Emulation-on-Chipアーキテクチャに基づいたものであり、メガヘルツ・クラスの検証速度をデバッグ生産性とモデル精度を犠牲にすることな く提供し、最大1億2800万ASICゲート規模の設計にまで対応します。この新しい検証ファミリーは業界で最も高速な'ターゲットレス'とインサーキッ ト・エミュレーション(ICE)機能を提供し、マルチメディア/グラフィックス、コンピューティング、ネットワークそしてワイヤレスという主要市場向けア プリケーションに対してハードウェア/ソフトウェア同時検証及び組込みシステム検証を容易にします。

NTTエレクトロニクス株式会社のデジタル映像事業本部、副本部長、笠井良太氏はこのようにコメントして います。「NTTは非常に複雑なビデオ処理アプリケーションの開発を行っており、常に技術の限界を追求しています。我々はメンター・グラフィックスの Veloceの導入を検討し、その優れたテクノロジとメンター・グラフィックスによる素晴らしいサポートを評価しこのソリューションを選択しました。我々 はVeloceの高速なコンパイル処理と、メガヘルツ・クラスのインサーキット性能、及び導入の容易さ、使い易さに驚きました。昨年、Veloceを使っ て各種次世代ビデオ・コーデック・チップの検証を行い、すでにテープアウトに成功しています。」

Veloceファミリーは特定の検証アプリケーション及び利用モードを考慮しています。

  • Veloce Trioシリーズは、高性能トランザクション・ベース・アクセラレーション及びプラグ&プレイ、イベント精度シミュレーション・アクセラレーション分野に おけるメンター・グラフィックスの主導的地位を確かなものとし、組込みシステム検証にまで製品の有用性を拡張します。ラックマウントが可能なマルチユー ザー対応のVeloce Trioは、1600万ASICゲート規模までの設計を行うロジック及びシステム設計者のニーズにデータセンター・ライクな環境で対応します。
  • シングルユーザー向けVeloce Soloは、1600万ASICゲート規模までのシステムを開発する設計者のニーズにアクセラレーションまたはインサーキット・エミュレーション・モードで対応します。
  • マルチユーザー対応のVeloce Quattroは、1億2800万ASICゲート規模までのシステムを開発する設計チームのニーズにアクセラレーションやインサーキット・エミュレーション・モードで対応します。
「メンター・グラフィックスは非常に良いタイミングでこの製品を投入したと言えます。RTLシミュレーションは勢いを失いつつあり、現在はアクセラレー ションやエミュレーション用のハードウェアに対する需要が高まっています。また、機能検証においてはESL(Electronic System Level)への移行が見られ、大規模設計のほとんどは、シミュレーションの検証側面においてトランザクション・レベルが主流となりました。」Gary Smith EDAのチーフ・アナリストであるGary Smith氏はこのように語っています。

Veloceプラットフォームは、VStationやCelaroエミュレーション・プラットフォームをはじめとする革新的なテクノロジを提供してきたメ ンター・グラフィックスのハードウェア支援ソリューションとして第5世代の製品になります。メンター・グラフィックスのVeloceソリューションは、 Emulation-On-Chip、Virtual Wires、そしてAccellera Standard Co-Emulation Modeling Interface (SCE-MI)に基づくTestBench Xpress等のソフトウェア・テクノロジを含む実績ある数多くの主要なハードウェア及びソフトウェア・テクノロジを融合したものです。

「我々がVeloceを選択した理由は、協調シミュレーションおよびトランザクションベース・アクセラレーション技術の全体的先進性、物理的に小型である こと、そして高速なTATと使い易さにより CIM-PACA Plateforme de Conception研究プログラムに要求される高い生産性が達成できるからです。メンター・グラフィックスのEmulation-on-Chipアプ ローチはこれらの主要な条件を満足しています。Veloceシステムの導入により様々な検証課題に取り組むことを楽しみにしています。」 CIM-PACA Plateforme de Conceptionの運営委員でありTexas Instruments代表として参加しているYves Leduc氏はこのように述べています。

業界で実績のある90ナノメータ・シリコン・プロセスとメンター・グラフィックスが特許を取得したVirtualWires技術を用いた新しい Emulation-on-Chipアーキテクチャは、メンター・グラフィックスの従来のハードウェア支援ソリューションと比較して3〜5倍の処理時間高 速化を実現しています。また、このアーキテクチャは1時間に1500万RTLゲート規模相当の高速なコンパイルが可能です。商用FPGAを使用した他の ハードウェア支援ツールとは異なり、Veloceコンパイラはモデルの構築時間を劇的に短縮しています。

Veloceプラットフォームは、設計に含まれる全ての信号に対してシミュレーション・ライクなデバッグをキャパシティや処理時間を犠牲にすることなく提 供します。TATの短縮により設計者は数多くの、そしてより長いテストを実行することができ、RTLおよびシステムレベル検証の初回成功率を高めることが できます。

「弊社のお客様が直面するシリコンとソフトウェアの初回成功に対する圧力はますます高まっており、厳しいプロジェクト・スケジュールの中で徹底したチップ レベル及びシステムレベルの機能検証を行うことが求められています。これらのニーズに対応するため、メンター・グラフィックスは過去数年間に渡り多大なリ ソースを投入し、今回の新製品であるVeloce製品ファミリーを開発するに至りました。サーバーに適応する特徴を持つVeloce Trio、エンタープライズ・クラスの性能を提供するQuattro、そしてパーソナルな利用に適したSoloからなるこの製品ファミリーは、画期的な価 格性能比と使いやすさを、すぐに運用を開始できるパッケージ構成で提供しています。」メンター・グラフィックスのEmulation Division、Vice President and General ManagerのEric Selosseはこのように述べています。

新しいVeloceファミリーは高性能トランザクションベース・アクセラレーション分野でのメンター・グラフィックスの主導的地位を強化する製品です。また、Accelleraの第3世代Standard Co-Emulation Modeling Interface (SCE-MI 2.0)に準拠したメガヘルツ・クラスのアクセラレーションを提供するものです。

SystemVerilog Direct Programming Interfaceに基づいて構築されており、最速ソフトウェア・シミュレータと比較し、相互運用を犠牲にすることなく最大1000倍のパフォーマンス向 上を実現します。新しいトランザクション・コンパイラはソフトウェア・シミュレータを使用することなく、帯域幅と通信遅延の最適な組み合わせを達成してい ます。

 

 


スケーラブル・ベリフィケーションついて
  http://www.mentorg.co.jp/solution/sv/


本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社 
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com