MediaTek, Inc.、次世代設計にメンター・グラフィックスのフォーマル・ベリフィケーション技術を採用
2007年10月01日
メンター・グラフィックス・コーポレーション(本社米国オレゴン州、以下メンター・グラフィックス)は、世界最大手のファブレスIC企業の一社であ るMediaTek, Inc.が、同社の次世代設計プロジェクト向け検証フローの主幹機能検証手法として0-Inフォーマル・ベリフィケーション技術を採用したことを発表しま した。
MediaTekが行っている複雑なマルチメディア設計では、インタフェースの適合性と制御ロジックの機能を RTLレベルで詳細に検証することが不可欠です。MediaTekは0-Inフォーマル・ベリフィケーション技術をバグ・ハンティングに利用しています。 これは機能検証工程においてエラーを特定し、検証のホットスポットに的を絞ったアサーションを解析するプロセスです。
「設 計者が行う作業は大きく進化しており、検証要件はますます厳しくなる一方です。」メンター・グラフィックスのDesign Verification and Test Division、Vice President and General ManagerであるRobert Humはこのように語っています。「これらのニーズに対応するには、設計工程早期から積極的にフォーマル手法を取り入れ、設計サイクルの短縮と設計品質の 向上に努める必要があります。0-Inフォーマル・ベリフィケーション技術には、この困難なタスクを敢行するための能力、性能、機能を提供してきた実績が あります。」
0-Inフォーマル・ベリフィケーション技術について
0-Inフォーマル・ベリフィケーション技術は、実世界の様々な設計において幅広く成果を上げてきた実績を持ち、業界でも他と一線を画しています。生産性 を大幅に改善するための最大規模のアサーションIPライブラリを備えており、ブロック、サブシステム、フルチップレベルでの静的および動的フォーマル・ベ リフィケーションを可能にします。0-Inフォーマル・ベリフィケーション技術は、大規模な設計に対して多数のプロパティを最も短時間で証明することを目 標として、比類のないキャパシティと性能を特長としており、直感的なグラフィカル解析およびデバッグ環境により世界中の設計者から選ばれています。
| ● | スケーラブル・ベリフィケーションついて | |
| http://www.mentorg.co.jp/solution/sv/ | ||
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- アルテラ、次世代製品のTime-to-Market短縮に向けて、メンター・グラフィックスのVeloceハードウェア・エミュレータを採用 (2012年01月25日)
- メンター・グラフィックス、エミュレーションで即座に使用できるSoCの高速検証向けトランザクタを提供 (2011年12月20日)
- メンター・グラフィックス、ARM CortexとAMBAファミリ向けにシミュレーションとエミュレーションの両方に対応した初の検証ソリューションを提供 (2011年11月11日)
- メンター・グラフィックス、SuperSpeed USBの検証に向けたエミュレーション・ソリューションを発表 (2011年10月27日)
- ZTE、次世代SoCのTime-to-Market短縮に向けメンター・グラフィックスのVeloceを採用 (2011年10月27日)