Questa Connectivity Check

IPとSoCのスタティック/ダイナミックな接続を短時間で徹底的に検証

Questa Connectivity Checkは、テキスト形式(CSV)またはIP-XACT形式による接続仕様に基づいて、スタティック/ダイナミックな接続を自動で網羅的に検証するアプリケーションです。フォーマル検証の知識もプロパティ言語の知識も必要ありません。

過去の理想と今の現実

一昔前であれば、熱心なインターンや几帳面なリリースエンジニアが手作業でDUTの回路図、RTLコード、デバイスの仕様を調べて接続の問題を探し出すこともできたかもしれません。今では「Correct-by-Construction(構築することで正しい結果が得られる)」手法による最新のコード生成ツールと基本的なLintデバッグを利用できるので、理論上はSoC内のIP接続を簡単に検証できるはずです。しかし現実的には、小規模のSoCにも、BISTやローパワーのアイソレーション回路などによる数万にのぼるスタティック/ダイナミックな接続と、IPのポイントツーポイント接続上にレイヤ化された多重I/Oが含まれています。これに加えて、プロジェクト期間中にバグ修正とECO(設計変更指示)が繰り返されるために、高いコストをかけてリスクの伴うテストベンチを構築し、何週間もの工数をかけてデバッグし、シミュレーションしなければインターコネクトを検証できません。

Questa Connectivity Check  

Questa Connectivity CheckはRTL記述と接続仕様を入力として取り込むだけで、SoCのすべてのインターコネクトのフォーマル検証を自動的に実行します。フォーマル検証の知識もプロパティ言語の知識も必要ありません。

ソリューション: Questa Connectivity Check

Questa Connectivity Checkは、人にも読みやすいテキスト形式とRTL記述を入力し、フォーマル手法を使ってあらゆるスタティック/ダイナミックな接続を自動で徹底的に検証します。
接続仕様(CSV、IP-XACT、XMLのいずれかの形式)からアサーションを自動的に生成します。RTLのIPに該当する部分を「ブラックボックス」化してインターコネクトのチェックにのみ専念できるようにすることで、解析に要する時間とフォーマル形式へのコンパイル時間の短縮を図っています。つまり、テストベンチであればシミュレーションに数週間もかかる大規模で非常に複雑なSoCであっても、このフォーマル検証エンジンであればわずか数時間ですべてのスタティック/ダイナミックな接続を網羅的に検証できます。

特長

  • オンチップバス、ブロック間、制御信号、クロック信号とリセット信号の接続をサブシステムレベルまたはSoCレベルで検証
  • 接続仕様を分かりやすく表形式化
  • すべての操作モードを漏れなくチェック

利点

  • すべてのスタティック/ダイナミック接続をわずか数時間で徹底的に検証
  • フォーマル検証とアサーションの知識がなくても簡単にセットアップ
  • DUTと仕様との不整合はそのインターコネクト箇所における反証波形で明確に表示
製品情報リクエスト