Questa Post Silicon Debug

フォーマル解析手法により、ポストシリコンバグの根本的な原因を即座に特定し、
バグ修正の妥当性を確認

Questa Post Silicon Debugはフォーマル解析とプロパティ合成の手法に基づいて、SoCの論理回路の奥深くに潜むバグの原因追究に必要な視認性を即座に提供し、バグ修正がほかに影響しないことを証明するアプリケーションです。

深夜午前3時の緊急電話

テープアウトのほんの数日前に緊急電話がかかってくることほど設計/検証エンジニアが恐れるものはありません。電話を切ってから、上司とその上の上司から来たメールのリストにちらっと眼をやります。一刻も早くバグを修正しなければというプレッシャーがかかります。しかもバグの修正過程で別の部分に影響があってはなりません。「視認性」がたちまち問題になります。すぐに特定のクラスタかIPがバグの原因ではないかと気が付いても、バグを再現する試験環境、プローブ、DUTの内部にまで到達できる制約付きランダムスティミュラスを準備することは、SoCがいつでも実現可能な状態にあったとしても、簡単ではありません。

Questa Post Silicon Debug  

Questa Post Silicon DebugはQuesta Property Checking(PropCheck)とQuesta Property Generation(PropGen)を活用して、SoCの論理回路の奥深くに眠っているバグ原因の調査に必要な視認性をすばやく提供します。修正したコードをフォーマル検証することで、バグ自体が修正されたことと、ほかに影響が及んでいないことを確認できます。

ソリューション: Questa Post Silicon Debug

正しい振る舞いを記述したアサーションを合成し、ハードウェア支援検証プラットフォーム上のDUTに挿入すると、Questa Post Silicon DebugはフォーマルベースのQuesta PropCheckを使って、検出したバグの根本原因を追究します。

また、Questa PropGenを併用すると、波形からプロパティを自動生成させてシミュレーションやエミュレーションで使うこともできます。
ある環境では成立したアサーションが別の環境で発火する場合、そこにバグまたは仕様との不整合があると考えられます。

特長

  • シリコン上でポストシリコンバグの選別/検証が可能
  • 可能なすべての入力スティミュラス、トランザクション、外部イベントの組み合わせをフォーマルに探索
  • 個別の原因によるものであっても複合的な原因によるものであっても、故障シナリオに対する根本原因を特定
  • 修正後のRTL記述の正しさを的確に確認、問題に適切に対応

利点

  • 階層深く組み込まれたロジックに視認性を与え、短時間で問題箇所を絞り込み
  • 即座にバグの根本原因を特定
  • 問題に対応した修正方法と新たに問題を引き起こさないことを徹底的に検証
製品情報リクエスト