Questa Advanced Simulator

Questaのコアシミュレーションおよびデバッグエンジン

Questa Advanced Simulatorは、高性能で大規模対応のシミュレーション機能と、高度な統合デバッグ機能をあわせ持ち、Verilog、SystemVerilog、VHDL、SystemC、PSL、UPFをもっとも完全にネイティブでサポートします。このシミュレータは、複雑なFPGA設計およびSoC設計を検証する際のリスクを軽減できる、包括的で高度な検証プラットフォームであるQuestaのコアシミュレーション/デバッグエンジンです。

 

Questaは、複雑なFPGA/SoCの設計および検証に必要なトランザクションレベルモデリング(TLM)から、RTL、ゲート、トランジスタに至るまでの複数の抽象度に対応しています。さらにアサーションベース検証(Assertion Based Verification: ABV)、OVM(Open Verification Methodology)、UVM(Universal Verification Methodology)を含む複数の検証手法を高度にサポートすることで、テストベンチの生産性を向上し、自動化を促進し、再利用性を高めます。

特長

高性能で大規模対応

Questa Advanced Simulatorは、SystemVerilogおよびVHDLに対して極めて強力なグローバルコンパイル/シミュレーション最適化アルゴリズムを適用し、SystemVerilogやVHDL/SystemVerilog混在型のRTLシミュレーションの性能を最大で10倍向上するなど、業界をリードする性能とキャパシティを実現しました。ブロック単位のデバッグ可視化を事前に最適化し定義するといった独自の機能による高い性能に加え、次のシミュレーション開始までの時間を大幅に短縮する機能や効果的なライブラリ管理機能があり、大規模なテストスイート実行時のリグレッションスループットを最大3倍改善することができます。また、より良い性能の実現に向けて、QuestaはTBX(最高性能を実現するVeloceプラットフォームへのトランザクションレベルのリンク)にも対応しており、デバッグ可視化と共通テストベンチのパフォーマンスを100倍以上高めることができます。

アサーションベース検証

Questaは、標準規格に基づいた包括的なアサーションベース検証(ABV)ソリューションに対応しており、SystemVerilogかProperty Specification Language(PSL)のいずれかまたはその両方を選択できます。Questaにはまた、Questa Verification Library(QVL)も含まれています。QVLは、SystemVerilogのアサーションチェッカとモニタで構成される包括的なライブラリで、これによってABVを容易に導入できます。QVLチェッカは、広範な設計プロパティを網羅し、フォーマル検証およびエミュレーション用に最適化されています。QVLモニタは、業界標準のシミュレーション用プロトコルを幅広くサポートしています。

テストオートメーション

Questa Advanced Simulatorは、業界でもっとも包括的なテストベンチオートメーション向けのソリューションです。Questa Advanced Simulatorは、Questa inFactと緊密に連携してインテリジェントテストベンチオートメーションを実現するほか、SystemVerilogまたはSystemC Verification(SCV)ライブラリ構造を使用して記述された、制約とランダム条件のシナリオに従い、複雑な入力スティミュラスを自動作成できます。 Questaは、これらのすべての形式のスティミュラス生成と機能カバレッジを組み合わせ、自動的に生成されたスティミュラスによってどの機能が実行されたかを特定します。機能カバレッジのメトリクス(SVAまたはPSL)をフィードバックしながらテストを作成すれば、エンジニアは制約を調整してカバレッジホールに対して集中的にランダムテストを実行することができます。このオートメーション手法では、多数のダイレクテッドテストを手作業で作成した場合に比べ、生産性が飛躍的に向上します。Questaでは、カバレッジデータ(コードカバレッジ、アサーション/フォーマル/機能カバレッジ)はすべて、高効率のUCDB(Unified Coverage DataBase)に一元化され、これらのデータをテストベンチ内でリアルタイムに利用したり、Questa検証マネジメントでのポストプロセスに使用したりします。

Questa Verification Management

制約付きランダムテストのスティミュラスとメトリクスドリブン検証を適用すると、検証プロセスで生成されるデータ量は劇的に増加します。Questa Verification Managementは、カバレッジおよび検証データを解析し、検証テストスイートのステータスに関する最新情報や、検証プロセスの効率と効果を高めるための手がかりとなる情報を提供します。詳細については「Questa Verification Management」のページを参照してください。

統合された多言語デバッグ

Questaデバッグ環境は、すべての標準言語を完全にサポートしており、あらゆる言語および抽象度において一貫したGUIを利用できます。Questaでは、設計および検証環境における主要なオブジェクトが自動的に認識され、これらオブジェクトを直観的な方法で表示およびデバッグできます。たとえば、ステートマシン(FSM)が存在すると判断された場合は、FSMデバッグウィンドウ内でFSMの現在のステートおよび時系列でのステート遷移が自然な方法で視覚化されます。OVMおよびUVMクラスライブラリで構成された検証環境は、全体的なシミュレーション階層の一部として認識されます。検知されたエラーからバグの原因までの因果関係を追跡する作業にも多くの時間と労力が必要ですが、こうしたプロセスもQuestaで自動化できます。グラフィカルな回路図ビューまたはソースベースのデータフローによって、ソースとシンク(ドライバとリーダ)の関係を辿り、バグの原因を容易に特定することが可能です。

パワーアウェア検証

消費電力の管理は、多くのアプリケーションで極めて重要です。しかし、パワーマネジメント技術には、設計や検証の面で特有の課題があります。QuestaのパワーアウェアシミュレーションとAccelleraのUPF(Unified Power Format)規格を組み合わせると、設計サイクルの早い段階でローパワーシリコンの動作を正確にモデリングできるため、ローパワーのシリコン設計を実装する際のリスクを軽減できます。詳細については、「パワーアウェアシミュレーション」のページを参照してください。

利点

  • 極めて高度なリグレッションスイートに対応した高性能、多言語エンジン
  • 大規模で複雑なエレクトロニクスシステムのカバレッジ達成に対応した検証マネジメント機能を内蔵し、極めて高い生産性を実現する高度な検証ソリューション
  • アサーションおよびトランザクションレベルのデバッグを含む多抽象度/多言語の完全なデバッグ環境による高い操作性とデバッグ時間の短縮を実現
  • 制約付きランダムスティミュラスの生成により、テストを自動化
  • OVMおよびUVMと独自のデバッグ機能を組み合わせた高度なSystemVerilogテストベンチ機能により、高機能テストベンチの開発とデバッグを容易化
  • 広帯域トランザクションレベル(TBX)とVeloceプラットフォームの統合により、シミュレーション時間を劇的に短縮
  • UPFを使用してパワーアウェアシミュレーションをネイティブにサポート
  • あらゆる設計言語と構文に対応し、自動でも手動でも設計をパーティション分割できるマルチコアシミュレーション機能により、デバッグとカバレッジのデータベースの共通化と平行作業が可能

 

製品情報リクエスト