デバッグは依然として今日の設計フローが抱える最大のボトルネックです。エンジニアは、アーキテクチャ・モデルやRTLモデル、さらに検証コードやテストの中に潜むバグを検出することがデバッグであると考えがちですが、デバッグはカバレッジ・クロージャという骨の折れる作業を含め、設計フロー全体に関わっています。実際、未到達のカバレッジ項目を追跡していった結果、到達不能であることが判明してがっかりすることもあります。本稿では、メンター・グラフィックスのQuestaフォーマル解析手法のなかで重要な位置を占めるQuesta CoverCheckを通じて達成できるコードカバレッジ・クロージャという観点からデバッグを考察します。Questa CoverCheckには、コードカバレッジ向上のためにシミュレーション除外ファイルを自動生成するという独自の機能が備わっており、到達不能なコードへの到達を試みる時間の無駄を省きます。

UPF（Unified Power Format）はローパワー仕様の標準規格であり、アイソレーション・セルとレベル・シフタの挿入をRTL（レジスタ転送レベル）で明示的に定義します。本稿ではRudra Mukherjeeら執筆者が、マルチ電圧設計内でバグの発生しやすい箇所を特定する方法について解説します。設計者はUPFに基づいて、パワードメイン、システム・パワー・ステート、スイッチといったパワー・マネジメント機能の仕様を含むローパワー設計意図を定義します。この情報を検証ツールに取り込むと、通常のシミュレーション・データでは検出困難だったパワードメイン／ボルテージドメインのクロッシングに対して、スタティックなリント・チェックが実行できます。本稿では、ツールを使ってフォーマル検証を自動化し、設計者の負担を軽減する方法についても紹介します。この方法ではアサーションを自動生成することによって、パワー・コントロールのシーケンスをテストしたり、スリープ・モードへの不正遷移がないかどうかをチェックするほか、リテンション・コントロール（セーブ、リストアなど）ならびに設計コントロール（クロック、セット、リセットなど）の競合状態を検出します。

2011年、イタリアのアグラテ（ミラノ近郊）にあるSTマイクロエレクトロニクスの工場で32ビット・マイクロコントローラの組込みソフトウェアを書いているエンジニアは、メンター・グラフィックスの要求仕様追跡ツールのReqTracerを使うことを考え始めていました。マイクロコントローラの製作にとって欠陥ゼロという顧客の期待に沿うことがますます重要になっており、それに応えるためには最初の見積もり依頼から開発サイクルのすべてにわたって要求仕様を追跡し続けなければなりません。ReqTracerを採用する以前のハードウェア・エンジニアはExcelとカスタムスクリプトに大きく依存していたため、顧客とコミュニケーションを取ったり、自動車業界における暗黙の要求仕様に応えたりするうえで欠かせない、追跡マトリックスの作成と影響分析をしていましたが、そこには限界があり、簡単ではありませんでした。マイクロコントローラのソフトウェアを書くにあたって要求仕様を追跡し続けることは、少なくともハードウェア設計と同じくらいやっかいな仕事です。その理由の1つとして、Automotive SPICEや最近ではISO26262といった標準規格に適合しなければならないことが挙げられます。しかし、たとえ、もっぱら手作業に頼る使いにくい方法でも、すでに要求仕様の追跡に何らかの使い慣れた方法を持っている25 人のエンジニアで構成されるチームの作業手順はそう簡単には変えられません。結局、ソフトウェア設計チームは小さなパイロットプロジェクトでそのツールを試してみることにしました。そして、すぐに、多くの要求仕様が単純にソースコードにまで正しく反映されていないということに気づきました。

リーク電流による消費電力量は、バッテリ駆動による100nm以下の設計の全消費電力において大きな割合を占めています。このため、さまざまなパワー・マネジメント手法を導入せざるを得ない設計チームから、リーク電力の最も効率的なパワー・マネジメント手法として注目を集めているのがパワー・ゲーティングです。65nm以下のプロセス・ノードではリーク電力を最小化するため、パワー・ゲーティングと各種のバイアス手法を組み合わせています。パワー・ゲーティングや基板バイアス（バック・バイアスあるいはサブストレート・バイアスとも呼ばれる）などのローパワー手法を導入した場合、一筋縄では解決できない検証課題が数多く発生します。本稿では、パワー・マネジメント手法を検証する最新のシミュレーション技術について解説します。