Visual Elite

先進のTLM-RTL設計と統合プラットフォーム

Visual Eliteは、最先端の設計および統合プラットフォームです。設計者やシステムアーキテクトはSystemC、TLM 2.0、HDLブロックをすぐに入力して複雑なSoCやシステムに接続できます。

 

Visual Eliteは強力なHDL実装のインフラストラクチャ上に構築されており、最先端のElectronic System Level (ESL)およびトランザクションレベルモデリング(TLM)といったコンセプトとメカニズムを提供しています。Visual Eliteでは、時間の概念のないアルゴリズム的なシステムやTLMのアーキテクチャからHDL記述まで、階層状の設計構造を簡単、かつ短時間で入力できます。設計のライフサイクルを通して設計の複雑さや用途を管理するには、抽象レベルやドメインに対して設計および統合プラットフォームを提供することが重要です。

特長と利点

利点

  • TLMからRTLの実装まで継続した開発プロセス
  • さまざまなレベルの抽象概念の混合と照合
  • フロントエンドの言語がわかりやすいため、習得や導入が簡単
  • 直感的な設計方法により設計の共有と再利用が可能
  • リビジョン管理の追跡と文書化を改善
  • 複数用途の設計管理

 

特長

  • SystemCとHDL混在言語の設計と統合
  • さまざまなテキストやグラフィカルによる設計作成方法
  • ネイティブなSystemCおよびTLM 2.0のグラフィカルアセンブリ
  • 言語間のコード生成
  • SystemCおよびHDLデータフロー設計向けの独自のマクロセット
  • ソースコードをグラフィカル表示に自動的にマップ
  • サードパーティのモデルをシームレスに統合
  • Vista、Questa、およびその他の混合言語シミュレータと結合
  • マニュアル内蔵
  • 設計のライフサイクル管理プラットフォーム

 

関連製品

  • Vista

    Vistaは、アーキテクチャ設計の探索、検証、仮想プロトタイピングを目的とした完全なTLM 2.0ベースのソリューションです。システムアーキテクトやSoC設計者は最適なアーキテクチャを決定できるようになり、ハードウェアエンジニアとソフトウェアエンジニアは設計サイクルの早期にハードウェア/ソフトウェアの妥当性を確認できるようになります。複雑なシステムのプロトタイプ作成、デバッグ、解析をRTL段階に先立って行うことにより、設計プロセスの予測性と生産性を向上させ、初回での成功を実現します。

  • Questa Advanced Simulator

    Questa Advanced Simulatorは、高性能で大規模対応のシミュレーション機能と、高度な統合デバッグ機能をあわせ持ち、Verilog、SystemVerilog、VHDL、SystemC、PSL、UPFをもっとも完全にネイティブでサポートします。

製品情報リクエスト