Calibre - コンピュテーショナル・リソグラフィ

Low k1光リソグラフィ・プロセスによって、ナノメータ設計におけるRETの複雑化が増しています。45nmでは、より複雑なOPCモデルの必要性に加え、プロセス・ウィンドウを考慮した補正と検証に対する要求によって、処理負荷が大幅に高まります。45nmノードにおけるリソグラフィ上の課題と複雑化する演算処理に対応する上で、リソグラフィツールには高度な処理能力が必要とされています。

革新的なコア機能

Calibreコンピュテーショナル・リソグラフィ・ソリューションは、様々なプロセス条件において高いイメージ忠実性を実現する革新的なコア機能により、製造プロセスにおけるロバスト性と信頼性を向上させ、これらの課題を解決します。

Calibreソリューションは、クラス最高の精度と速度を最小の保有コストで実現します。Calibreは、設計の階層性を効率的に活かす階層型処理を採用しているため、フラットな処理ツールに比べてTATの短縮、計算処理効率とスループットの向上を実現します。強力なマルチコアのCell Broadband Engine(Cell/B.E.)数値演算プロセッサを使用したハードウェア・コプロセッサ・アクセラレーションにも対応しており、コンピューティングのTCO(総保有コスト)を抑えながらTATをさらに短縮することができます。

製品

  • Calibre nmOPC 先進のIC製造プロセスに対応した高性能高精度OPCツール
  • Calibre OPCverify マスク描画フォーマットとGDSIIの照合検証
  • Calibre OPCpro プロセス許容/歩留まりを向上するフルチップ対応OPCツール
  • Calibre WORKbench 光学/レジストモデルの作成、OPCレシピの最適化をサポートするGUIソリューション
  • Calibre OPCsbar スキャッタリング・バー(SB)のインサーション・ツール

関連製品

  • Calibre TDopc
    Calibre TDopcは、以下の2つのCalibreコマンドによりテーブルドリブン型のルールベースOPCを提供します。
    • OPCBIAS: ライン幅に対する高速なルールベースのOPCをシンプルなテーブル定義された値に基づき実行
    • OPCLINEEND: ハンマーヘッドなどライン端の処理をシンプルなテーブルの値に基づいて手軽に適用
  • Calibre PRINTimage
    Calibre PRINTimageは、シミュレーション後のシリコン形状をフルチップでバッチ出力し、これらの形状に対するDRCチェック(いわゆる「シリコンDRC」)を簡単に行えるようにします。シミュレーションは、製造プロセスの特性測長結果から作成した光学およびプロセスモデルに基づいて行われます。このシミュレータは、Att-PSM(Attenuated PSM)のサイドローブ検出やstrong PSMの位相不均衡などの検証にも対応します。Calibre PRINTimageでシミュレーションを行ったシリコン形状は、GDSIIレイヤに出力されます。
  • Calibre LITHOview
    Calibre LITHOviewは、新規モデルの作成機能を必要とせず、レイアウトやOPCモデル結果の確認のみを行いたいユーザを対象にしたCalibre WORKbenchの機能限定版です。モデル作成機能とテストパターン生成機能が省略されている以外は、Calibre WORKbenchと同等の機能を備えています。
  • Calibre ORC
    Calibre ORC(Optical and Process Rule Checking)は、EPE(Edge Placement Error)と呼ばれるIC製造上の「転写性」の問題をフルチップでバッチ処理が可能です。Calibre ORCは、製造プロセスの特性データから作成した光学およびプロセスモデルを使用します。Calibre ORCは、設計における特定の1Dおよび2D形状(ライン端、コーナー、ユーザ定義構造など)のシリコン上の位置を予測します。これらの形状のEPEがユーザの設定した許容値を超えている場合は、Calibre ORCは対象エッジ部にエラー・マーカーを作成してGDSIIレイヤに出力すると共に、統計データを含むサマリ・レポートを出力します。Calibre ORCはCalibre RVE(Results Viewing Environment)を利用して一般的なレイアウト・エディタに統合できるため、表示とデバッグが簡単に行えます。
  • Calibre PSMgate
    Calibre PSMgateは位相の割り当てをフルチップでバッチ処理して、既存の製造装置によるサブウェーブレングス・リソグラフィの歩留まりとチップ速度を向上させます。Calibre PSMgateを使用してレイアウトに変更を加えることで、製造に使用する露光波長よりもはるかに小さいゲート・パターンの形成が可能になります。Calibre PSMgateの主な特長は次の通りです。
    • 1回/2回の露光や2/3/4位相方式など多くの種類のPSM技術に対する位相の割り当てに対応
    • 現在は1/2~1/3波長サイズのゲートが主な用途となっている割り当てアルゴリズムは、他の選択したレイヤや構造にも適用可能能
    • ゲート周囲のクリティカルな配線など、フル・レイヤのPSMに使用可能
    • Calibreレイアウト処理エンジンと連携して、strong PSMまたはAtt-PSM(Attenuated PSM)の完全なフローに必要なレイヤ抽出、ブール演算、位相コンフリクト・チェックなどの機能を実行