IC製造

GDSII-to-Maskフローに向けたソリューション

メンター・グラフィックスは、GDSII-to-Maskフローにおける主な課題として、精密なCD(クリティカル・ディメンション)制御の維持によるウエハ歩留まりの向上とマスク製造期間の短縮、製造コストの削減、新テクノロジ開発の期間やコストなどの問題を解決するソリューションを提供しています。

メンター・グラフィックスのツールスイートでは、位相シフト・マスク(PSM)スキャッタリング・バー(SB)光近接効果補正(OPC)などのRET(超解像技術)処理をはじめ、マスク・ルール・チェック(MRC)やマスク描画プロセス補正(MPC)、データ・フォーマット変換などの様々なデータ処理をすべて1回のバッチ実行でシームレスに統合して行えます。メンター・グラフィックスのソリューションは共通の階層データベースとジオメトリ処理エンジンをベースにしており、レイヤ抽出ミラーリングローテーションフィル挿入、全体または部分的なサイジングなどの機能にも対応しています。フローの最終工程では、GDSII以外にもMEBESVSB(Variable-Shaped-Beam)フォーマットなど、高度なマスク製造のための主要なマスク描画装置フォーマットへの出力も可能です。


IC実装のクリティカルな挑戦に勝つ

Design to Silicon Division、Vice President and General ManagerのJoseph Sawickiが、プロセス・ノードの微細化に伴うIC実装の課題解決に向けたメンター・グラフィックスの戦略について概要を説明します。 プレゼンテーションを表示

45nmおよび32nmノードに対応した高度なマスクプロセス・モデリング

テクノロジ・ノードが進むにつれてリソグラフィ・プロセスの許容差の条件は厳しさを増しており、一連のプロセス工程がクリティカル・ディメンション(CD)エラーに与える影響が考察されています。技術文献を表示

マスクデータ処理におけるコンピューティング・リソースとTATの管理

プロセス・テクノロジ・ノードが進むにつれ、チップ設計の複雑化と大規模も進み、コストを抑えながら目標のTATを達成するにはマスクデータ処理のフローにこれまで以上にコンピューティング・リソースが必要となります。技術文献を表示

最先端のマスク補正と製造ソリューション

これまで10年以上にわたり、メンター・グラフィックスのソリューションは多くのファブに採用され、マスクの品質向上および設計からマスク製作までのTATの短縮に貢献してきました。メンター・グラフィックスのソリューションには次のような特長があります。

  • クラス最高のテクノロジ
  • ツール・インタフェースとハードウェア・プラットフォームを幅広く選択できる柔軟なソリューション
  • 信頼できるパートナ、アドバイザとしてお客様の成功を支援するエンジニアリング・サポート・チーム

設計からマスクまでの工程を統合した仮想製造フロー

  • レイアウトの物理的および電気的検証
  • DFM(Design-For-Manufacturing)モデリングと最適化
  • 包括的なRET(超解像技術)
  • 最先端のOPC(光近接効果補正)および検証
  • マスク描画プロセス補正(MPC)
  • 階層型のマスク・ルール・チェック(MRC)
  • マスク・フラクチャリングおよび各種マスク描画装置用データ変換

オープンで柔軟なアクセス性

メンター・グラフィックスのツールはオープンで、幅広いインタフェースからアクセスできるため、フローを最適化してテープアウトからマスク製作までの期間を最短化できます。

  • CalibreおよびOASISデータベースAPI
  • リソグラフィおよび計測API
  • 共通のルールおよび制御言語

IC製造用の設計ツール

Calibreコンピューテーショナル・
リソグラフィ

Calibreコンピューテーショナル・リソグラフィ・ソリューションは、様々なプロセス条件において高いイメージ忠実性を実現する革新的なコア機能により、製造プロセスにおけるロバスト性と信頼性を向上させます。 詳細

Calibreマスクプロセス補正(MPC)

Calibreのマスクプロセス補正(MPC)ソリューションは、メンター・グラフィックスのモデルベースのOPC技術をもとに、電子ビーム・マスク描画装置用の最適化を実行します。 詳細

Calibreマスクデータ準備(MDP)

メンター・グラフィックスのマスクデータ準備(MDP)ソリューションはCalibreプラットフォームと完全な互換性があり、RET処理やマスクデータのフォーマット変換の作業をすべて1種類の制御言語を使用して1回のマスク製作バッチで完了できます。 詳細

技術文献と導入事例

IC製造に関する技術文献

45nmおよび32nmノードに対応した高度なマスク・プロセス・モデリング

技術文献 : テクノロジ・ノードが進むにつれてリソグラフィ・プロセスの許容差の条件は厳しさを増しており、一連のプロセス工程がクリティカル・ディメンション(CD)エラーに与える影響が考察されています。 技術文献を表示

先進プロセス・ノードに対応したモデルベースのマスク・プロセス補正および検証

技術文献 : 波長193nmのフォトリソグラフィが32nmノード以降に延命されることになってRETが高度化し、ウエハ・リソグラフィ、エッチング、マスク製造における許容差の条件はさらに厳しくなっています。 技術文献を表示

レイアウトの複雑さ軽減によるマスク描画時間の短縮

技術文献 : リソグラフィ・プロセスの許容差の条件が厳しくなるにつれ、OPCはさらに複雑になりつつあります。 技術文献を表示

6月に開催された2008 Design Automation Conferenceでは、Design to Silicon Division、Vice President and General ManagerのJoseph Sawickiが、プロセス・ノードの微細化に伴うIC実装の課題解決に向けたメンター・グラフィックスの戦略について概要を説明しました。

ビデオを表示

thumbnail

エグゼクティブ・ブリーフ:IC実装のクリティカルな挑戦に勝つオンデマンドWebセミナー