IBMとメンター・グラフィックス、 半導体業界向け22nm対応コンピュテーショナル・ リソグラフィ・ソリューションを共同開発
2008年10月02日
メンター・グラフィックス・コーポレーション(本社米国オレゴン州、以下メンター・グラフィックス)とIBM(本社:米国ニューヨーク州、 NYSE:IBM)は、22ナノメータ(nm)ノード以降の集積回路製造に使用されるリソグラフィック・システムのイメージング性能を改善するための次世 代コンピュテーショナル・リソグラフィ(Computational Lithography)ソフトウェア・ソリューションを共同開発し、販売することで合意したと発表しました。この合意は、同時に発表された、22nm半 導体製造のための業界初のコンピュテーショナル・ベースプロセスを構築する、というIBMのコンピュテーション・スケーリングのための取り組みの一部で す。
「半導体業界は22nmにおいて、物理の法則によりデバイス・スケーリングに対する従来のアプローチが適用 できなくなるという深刻な問題に直面します。この問題に際し、次のいくつかのプロセス・ノードを見据えたコンピュテーショナル・スケーリング・ソリュー ションに取り組まねばなりません。IBMは、今回のユニークなパートナーシップにとても期待しています。IBMの優れたリソグラフィ・プロセス技術、アル ゴリズム、ならびに高性能コンピューティングを、実績があり、市場をリードするCalibre® nmPlatformを通じて提供できるからです。今後数週間の内に、IBMは9月17日に米国で発表した22nm向けコンピュテーショナル・スケーリン グ戦略を支援する包括的なコンピュテーショナル・スケーリング・エコシステムに関する計画の詳細を発表する予定です。」と、IBMの Microelectronics Division、Vice PresidentのGary Patton氏は語っています。
「今回のパートナーシップは、130nmノードのためのモデルベースOPC(光近接補正)ソリューションでIBMとメンター・グラフィックスが最初に協業を始めて以来の良好な関係の延長線上にあり、昨年2月に発表したCell Broadband Engine™プロセッサに関するコラボレーションを さらに拡張したものとなります。メンター・グラフィックスは典型的なEDAユーザとサプライヤの関係から一歩進み、両社のお客様に大きなメリットを提供す る真の共同R&Dを実現しました。これは単に22nmノードでクリティカルな図形をイメージ形成できるようにするということだけではなく、お客様 のプロジェクトの成功にとって極めて重要なTAT短縮とコンピューティングのコスト削減のための革新的ソリューションを構築することにつながります。」メ ンター・グラフィックスのDesign to Silicon Division、Vice President and General ManagerのJoseph Sawickiはこのように述べています。
共 同開発作業はメンター・グラフィックスのサンノゼ拠点、米国ニューヨーク州イーストフィッシュキルのIBMの拠点ならびにニューヨーク州ヨークタウン・ハ イツのIBM の研究拠点で実施されます。IBMとメンター・グラフィックスは高度な数学的テクニックとソフトウェア・アーキテクチャを活用した独自の手法とソフトウェ アを開発し、22nmの製造を可能にする、改良されたコンピュテーショナル・リソグラフィ機能の開発に取り組みます。
コンピュテーショナル・リソグラフィについて
今日、ほとんどの集積回路は45nm以上のテクノロジ・ノードで製造されています。22nmでの回路の製造は、先端コンピュータ・サーバー、ラップトッ プ、携帯電話、コンシューマ・エレクトロニクスで使用される、より小さく、より強力で、よりエネルギー効率の高いマイクロプロセッサならびにシステム・オ ン・チップ(SoC)ICの開発を行う上で難しい課題です。しかし現在のリソグラフィ手法、すなわち量産のためにシリコンウエハ上に回路パターンをイメー ジ形成させるためのフォトマスクを設計するプロセスは、根本的な物理的限界により22nmのクリティカル・レイヤには不向きであることがわかっています。
コ ンピュテーショナル・リソグラフィは、高い処理能力が求められる数値計算手法を使ってICの各レイヤに対するマスク形状や光源の特性を変化させ、露光後の 結果が意図した形状に近くなるようにすることにより製造プロセスの限界を克服する手法です。コンピュテーショナル・リソグラフィ・テクニックとしてよく使 用されているものにOPC(光近接補正)があり、これはIBMのコンピュテーショナル・スケーリングのための取り組みの主要な要素です。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
IC製造について
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)