|
- 45nm以降世代のOPCソリューション: 複数EDAベンダのOPCデータベースを統合するフレームワーク
- トランジスタのゲート長が45nm以下となる最先端の半導体業界において、設計フェーズと製造フェーズを切り離したやり方では製品開発を迅速に進められなくなっています。リソグラフィを考慮した設計（LFD）のためには設計フェーズでその影響を勘案しておく必要があり、デザインルールだけでなく、リソグラフィ情報もファウンドリから設計者に伝える必要があります。このため、設計者とファウンドリとの間でリソグラフィ情報をやり取りする新しい手段が求められています。しかし、ファブレス体制の場合、設計会社とファウンドリとの間でEDAプラットフォームの互換性がないとか、ファウンドリの機密情報を設計会社に開示できないなど、問題が山積しています。
本稿では、さまざまなEDAベンダのリソグラフィOPCソリューションをシステマティックにCalibreに適合させるフレ－ムワークを紹介します。ファウンドリと同じEDAツールをインストールしたり、プロセスの詳細を開示したりすることなく、ウエハ上に設計がどのように転写されるかをファウンドリから設計者に伝えることを目指します。
|
コンピュテーショナル・リソグラフィ |
|
- インターコネクトのホットスポットを見つける体系的な手法
- 本稿では、フォーカス、ドーズ、オーバーレイのばらつきを考慮に入れて、リソグラフィプロセスに対するインターコネクトの堅牢性を体系的に分類する手法を提案します。また、インターコネクト設計に問題があったため不良となった実際のウエハを使って、インターコネクトの堅牢性を分類する方法を検証します。
|
コンピュテーショナル・リソグラフィ |
|
- ルールベースのOPC補助パターン高速生成: ランダムロジックレイアウトのコンタクトレイヤでプロセスウィンドウを改善するには
- ArF液浸リソグラフィを使用した半導体製造において、ランダムロジックレイアウトのコンタクトレイヤにSRAF（Sub-Resolution Assist Feature： 微細補助パターン）を最適に挿入するために、フルチップのシミュレーションを2段階で実施する方法を紹介します。焦点深度（DOF）によって変化する矩形ターゲットパターンのプロセスウィンドウは（Calibre nmOPCとCalibre nmSRAFシミュレーション用プラットフォームの）較正モデルで使われている光学効果とレジスト効果に基づいて最適化できます。テストパターンで補助パターンの寸法および補助パターンとメインパターン間の距離を変えながら、一連の包括的なルールを導き、ランダムロジックレイアウトに挿入する大まかな補助パターン（シード）を作ります。メインパターンに光近接効果補正（OPC）を適用すると同時に、補助パターンのシードに修正を加え、補助パターン自身が転写されない範囲で最大のプロセスウィンドウを確保できるようにします。本稿ではテストパターンの選定、補助パターンのシードを作成するための一連の「ゴールデン」ルールの生成、その適用とランダムロジックレイアウトに対する補助パターンのカバレッジについて紹介し、性能面を考察します。
|
コンピュテーショナル・リソグラフィ |
|
- SEMベースのデータ抽出によるモデルキャリブレーション
- 本稿では、計測ツールを用いてウエハ上に転写されたテストパターンの形状から得られた輪郭線とSEM画像の両方のデータに基づいてEPE情報を導き出し、それを55nmのPOLYプロセスのキャリブレーションに直接適用する方法を紹介します。このEPEを使った新しい方法により、実際の設計で用いられる複雑な2次元形状をうまく表現できるようになりました。テストパターンはデータのばらつき特性に応じて個別に重み付けできます。その後、対称なパターンだけを使った従来のキャリブレーションとモデル精度を比較します。また、従来方式に比べてエラーに強く、ウエハのデータからより正確に測定できる新しいフローの性能も明らかにします。
|
コンピュテーショナル・リソグラフィ |
|
- マスク・フレンドリなOPCによるマスク製造コストの削減とマスク描画時間の短縮
- 本研究ではマスクデータの露光回数削減について述べます。露光回数の削減はモデルベースOPC（MBOPC; Model-Based Optical Proximity Correction）の実施時に生成されるジョグの数を削減することで達成されます。非常に小さなジョグを位置合わせしてOPC-ジョグ（OPC-jog）の数を削減すると、Edge Placement Error（EPE）と露光回数にどのような影響があるかを考察します。OPC-ジョグの位置合わせ作業をOPC実施後ではなく実施中に行うことで、OPC処理を繰り返しながら位置合わせ後の平均EPEを補正できるようにしています。この方法により、標準的なOPCとほとんど同等のEPE分布を維持したまま、マスク製造工程における合計露光回数を18%少なくできることから、フラクチャリングによるデータサイズの削減、マスク描画時間の短縮、マスクコストの低減を期待できる、よりフラクチャリングしやすいOPCフローの実現が有望視されています。
|
コンピュテーショナル・リソグラフィ |
|
- リソグラフィを考慮した回路のタイミング／パワー解析方法
- デバイス抽出とその精度はIC設計フローにおいて大きな関心を集めつつあります。ノードの微細化とともに回路の複雑化が進んだことにより、設計エンジニアはデバイス抽出に対する精度要求の高まりに直面しています。65nm以降のテクノロジ・ノードの場合、設計レイアウトに描かれたポリゴンからデバイス形状を抽出したのでは、これらのデバイスの実際の電気的動作を十分に説明できるとは言えません。より精度の高い結果を得るためにはリソグラフィ・シミュレーションから得られたコンター形状を考慮する必要があります。
プロセス・ウィンドウのばらつきはデバイスのウエハ・コンター形状に大きな影響を与えます。デバイス・パラメータ抽出方法を正確なものにするには、リソグラフィのどの条件をシミュレーション対象とするかを知る必要があります。次のような多くの質問が考えられます。最良のリソグラフィ条件でのコンター形状だけを考えておけばよいのか?プロセスばらつきも考慮する必要があるのか?それらを抽出アルゴリズムにどのように反映したらよいのか?
本稿ではリソグラフィ・シミュレーションを使ってレイアウトからデバイスを抽出する方法をまずご紹介します。その後、リソグラフィ・シミュレーションから生成したコンターを使った回路のタイミング／パワー解析の全体フローの説明をします。タイミング解析結果について通常のLVS（Layout Versus Schematic）を使った方法とリソグラフィを考慮した方法を比較して、リソグラフィ・シミュレーションでコンター形状を考慮することの重要性を明らかにします。
|
コンピュテーショナル・リソグラフィ |
|
- OPCテストマスク:システマティックな抽出法による検証パターンの最適化
- 露光波長よりも微細なパターンを作り出すために欠かせない半導体製造技術として、OPC（光近接効果補正）に大きな注目が集まっています。光源からの光が露光波長以下のマスクを通過すると回折現象を起こし、ウエハ上に転写されるパターンの形状は設計意図と食い違ってきます。OPCは光の回折現象を考慮し、設計で意図したレイアウト・パターンにあらかじめ補正を加えることによって、最終的なウエハ上のパターンと設計意図の一致を実現する手法です。このために使われるのが、光学条件、レジスト、エッチング工程を表すOPCモデルと、パターンの補正プロセスを制御するOPCレシピです。OPCモデルのキャリブレーションは、製造プロセスのセットアップ開始時に現像、露光、実測されるテストマスク構造に基づいて実行します。
どの構造を選択してテストマスクに含めるかは、モデル・カバレッジ（元のテストマスクに存在しないレイアウト・パターンを予測する能力）に大きな影響を与えます。テストマスクは通常、モデル・キャリブレーションで使用するパターンと、キャリブレーションされたモデルの検証に使用するパターンで構成されています。先端テクノロジ・ノードではフィーチャーのサイズが微細化するとともに、誤差バジェットも縮小しています。このような状況のなかで、できる限り正確性を確保しながら最大のモデル・カバレッジを達成するためには、テストマスクが実際の設計で考えられるすべての構造を含んでいる必要があるのです。しかし、大量のパターンによるウエハ測長時間の増大、処理にかかる余分なコスト、開発サイクルの遅延といった問題が生じないよう注意しなければなりません。
本稿では、テストマスクに含めるパターンの数を最適化し、テストパターンをキャリブレーション・パターンと検証パターンに分割するシステマティックな手法を紹介します。システマティックな手法の導入によって、元のテストパターン・セットを使用した場合と同じ精度を保ちながら、モデル・キャリブレーションの時間、テストマスクに必要なパターンの数、そして開発プロセスの総TAT（Turn-Around-Time）を大幅に削減することができます。
|
コンピュテーショナル・リソグラフィ |
|
- ダブルパターニング： 設計実現化から検証まで
- LELE（Litho-etch-litho-etch）は、20nm のコンタクト、ビア、下部メタルレイヤに適したダブルパターニング（DP）の手法です。本稿では、LELE を用いたDP に特有の設計／製造上の特性、課題、解決策を説明します。
・ まずDP設計手法と現行のエラーのフィードバック方法を確認し、問題の特定と解決にいかに役立つのかを見てみます。
・ 配置配線工程では配置エンジンはIPセル設計で使った前提条件を考慮し、ライブラリ設計者の指示に従って配置しなければなりません。ここでは、DPが詳細配線に新たに与える影響を検討したうえで、LELEとポリゴンの分割を変えるとソリューションがどう変わるのかを見出し、詳細配線エンジンと配置配線エンジンに求められる新しい機能について述べます。
・ LELEを用いたDPの分割と重ね合わせがOPC（光近接効果補正）にとって重要である理由を説明し、重ね合わせの生成において、ルールによるものとモデルに基づいた方法を組み合わせることで、早期に効果的なソリューションが得られることを示します。
・ DP手法はリソグラフィとエッチングの処理を2回繰り返すことから、マスクのずれとイメージのラウンディングを考慮しなければなりません。OPC検証エンジンの機能を強化することで、DP後の重ね合わせのずれや鋭角箇所によるピンチングとブリッジングのチェックを可能にしました。
|
マスクプロセス補正 |
|
- 65nm プロセスのためのAlt.PSM（Alternating 位相シフトマスク）に代わる手法
- 193nmリソグラフィは65nmテクノロジにおいてパターン転写手法の主流となる可能性が高い。これはk1定数が0.3レンジのリソグラフィを意味し、従って強力なRET（resolution enhancement techniques）が必要とされる。最近まで、alternating Phase Shift Masks（alt.PSM）が唯一の有効なオプションと考えられてきた。厳しいレイアウト制約、複雑なマスク製造、二重露光の必要性によるスループット低下等により、このオプションはかなりコストのかかる方法であった。微細なフィーチャー・サイズに対しても優れた解像度を提供する代替案として、クロムマスクの二重露光、つまりDDLを使ったハーフトーン（エンベデッド）PSMマスクや、クロムレスPSM（CPL）を検討する。どちらの技法も、離れたラインあるいは最小幅の約2倍のライン（CPLの場合）に対するパフォーマンス低下を補完するために解像度よりも微細なフィーチャーを必要とする。このような高度にノンリニアなパターン転写プロセスをリニアライズするためには、どちらの場合もモデルベースのOPC（Optical Proximity effect Correction）が必須である。
|
コンピュテーショナル・リソグラフィ |
|
- OASISをベースとしたマスクデータ表現の統一
- 現在のICの製造に使用されている個々のファイルのデータ量は膨大で、既存のデータ・フォーマット仕様では対応できなくなってきている。このため、関連フォーマットの数を削減することによりデータフローを簡略化する必要がある。SEMIにより策定された新しいストリーム・フォーマットであるOASISはこの役割を果たすにふさわしい機能を備えている。この論文では、マスクデータ準備フローにおける共通中間フォーマットとしてのOASISのコンセプトを説明し、テスト結果を使ってその利点を明らかにする。そして、OASISをベースにした共通のマスク描画フォーマットのコンセプトについて提案する。また、各種マスク・ライティング装置の描画性能がフォーマットに依存することについても考慮し、様々な実装シナリオについて検討する。
|
コンピュテーショナル・リソグラフィ |
|
- サブ90nmプロセスのための新しいOPCモデル
- モデルベースのOPCを用いて90nm以下のプロセスで高精度を実現するには、コンパクトかつ高い精度のプロセス・モデリングならびにモデリング戦略が必要となる。マスク作成、レジスト現像、エッチング等の各プロセス工程のCDに対する影響を定量化するため、様々な193nmリソグラフィ環境での多数の CD測定データセットを調査した。この分析結果に基づいて、VTREモデルをベースとした新しいOPCモデル、VT5を開発した。この物理ベースの非線形 OPCモデルは、CDのばらつきを招くシリコン・プロセスの様々な伝播、負荷、拡散効果を発見的に捉えることができる。VT5モデルは様々なしきい値ならびに光学的な形状とレイアウト密度パラメータを組み合わせた可変バイアス形状で構成されている。
|
コンピュテーショナル・リソグラフィ |