Pyxis Layout
可能性を探る
Pyxis Layoutは、メンター・グラフィックスの新たなPyxisカスタムIC設計プラットフォームの一環として、レイアウト入力および編集のための高速で柔軟な環境を提供します。
概要
Pyxis Layout は、効率的で正確なポリゴン編集に役立つ幅広い機能セットをサポートしています。設計エンジニアは回路密度や性能を十分制御できるだけでなく、生産性を最大で5倍向上させることができます。階層管理機能と高度なウィンドウ管理機能により、同じセル上に複数のビューを設定でき、いずれのビューでも編集できます。また、ハーフセル・メソドロジを使用して編集することにより一致性のあるアナログ・レイアウトを作成できます。
PyxisカスタムIC設計プラットフォームの他のソリューションとシームレスに連携しているため、最も難しいフルカスタムのアナログ/ミックスシグナルIC設計でさえ、迅速かつ精密な概念化、開発、シミュレーション、検証、最適化、インプリメンテーションを一度で実現できます。回路図、ブロック・ダイアグラム、シンボルまたはHDL 表現のすべてを単一環境の統一されたルック&フィールで操作できます。また、PyxisカスタムIC設計プラットフォーム・ソリューションで使用できる認定済みデザインキットがメンター・グラフィックスのファウンドリ・パートナーから提供されています。
Pyxis Concurrentでテープアウト時のリスクに対処 [英語]
製品デモPyxis Concurrentを使用すると、複数のユーザが同じセルを同時に編集できます。1人のレイアウト・エンジニアにチップ完了の重責を負わせる代わりに、チーム全体で協力して、完了間際の設計変更や大量の関連するDRCエラーの修正に対応できます。ビデオを表示[英語]
SDL
スケマティック・ドリブン・レイアウト(SDL)とは、Correct by Construction(構築しながら修正する)手法によるレイアウト作成を可能にする設計メソドロジです。レイアウトは回路図またはネットリスト・ソースの情報がベースとなっています。PyxisのSDLは、デザイン接続機能により、レイアウトと回路図との関係を保ちながらレイアウトのデータを自動的に作成し、レイアウトvs.回路図(LVS)違反のないレイアウトを短い設計サイクルで実現できます。
Pyxis Layoutの設計環境は、ポリゴン、デバイス・ジェネレータ(カスタム、内蔵、またはファウンドリ提供のプロセス・デザインキット)、セルデータのどの組み合わせにも対応しています。Pyxis Layoutのアドオン・オプションであるPyxis SDLを付加することで、設計サイクルタイムを短縮し、Correct by Construction手法によるレイアウトを実現します。
レイアウトのコンカレント編集
Pyxis Concurrentは、Pyxis Layoutのアドオン・オプションで、複数の設計者による同一セルの同時編集を可能にします。複数の設計者は共有モードでレイアウト・セッションに参加できます。セッションに入ると、各自がフェンスを作成して自分の作業領域を定義します。1人の設計者が複数のフェンスを作成することもでき、フェンスで囲まれている領域内で形状やパスを自由に編集できます。これらの形状はセッションに対してローカルで存在し、設計と一緒には保存されません。詳細は、Pyxis Concurrentのデータシートをご覧ください。
サインオフ品質の物理検証
メンター・グラフィックスのCalibre RealTimeとの統合により、PyxisカスタムIC設計プラットフォームでCalibreのサインオフ品質物理検証をオンデマンド実行できます。サインオフのフローと同じCalibreデックを使用することで、レイアウトの編集と同時に設計の検証および最適化が可能です。Calibre RealTimeがあれば、設計者は製造歩留まりに妥協にすることなく、レイアウト性能を最適化できます。
主な利点
- レイアウト設計のスループットが手動レイアウト手法と比較して最高50倍向上
- ますます高まるレイアウト自動化レベルに対応する複数のツールを提供
- デザインルール・チェック(DRC)デバッグのサイクル削減により、Time-to-Marketを短縮
- 複雑なレイアウトに対応するDRC/LVSを簡単なコマンドで実行できるため、最終製品の信頼性が向上
オプション
- Pyxis Concurrent – コンカレント編集機能をPyxis Layoutに追加
- Pyxis TFT-LCD – フラットパネル設計に必要な機能をPyxis Layoutに追加
- Pyxis Plot – Pyxis Layout内からHP Plotterでのプロットが可能
データシート
- Pyxis Layout Suite (PDF, 2MB)
- Pyxis Concurrent (PDF, 1MB)
- Reconciliation of Electrical and Physical Effects[英語] (PDF, 794KB)
ツールボックス
- 成功事例[英語]: CamSemi
- 技術概要[英語]: ディープ・サブミクロン・ソリューション - 概要
- 製品デモ[英語]: Pyxis Concurrentでテープアウト時のリスクに対処
- 評価版ソフトウェア[英語]: Pyxis Layout Suite
お問い合わせ
- 製品情報リクエスト
