Calibre CMPAnalyzer

CMP（化学機械研磨）は、チップの成功に最も大きな直接的影響を与える要因の1つです。歩留まりの目標を達成するには、設計におけるCMPのばらつきを予測し最小化する機能が欠かせません。モデルベースの平坦性解析は、線幅の縮小によって生じる厚みと抵抗のばらつきの変化を考慮することによって、微細化したプロセス・ノードでのシステマティックおよびパラメトリック歩留まりを向上させます。

メンター・グラフィックスは、Calibre CMPAnalyzerとCalibre YieldEnhancer、およびCMPシミュレータを統合した包括的な平坦性改善ソリューションを提供しています。Calibre CMPAnalyzerは、メンター・グラフィックスのCMPシミュレータやTSMC VCMPシミュレータなど多くのCMPシミュレータと直接接続できます。

これらCMPシミュレータからCalibre CMPAnalyzerに提供されるデータによって、設計者は様々なCMP効果を視覚化して確認できます。これらの結果は、レイヤごとに、レイアウトで選択した箇所を確認できます。また、焦点深度チェックなど、指定したCMPホットスポットのチェックも可能です。

この解析とCalibre YieldEnhancerの自動フィル機能「SmartFill」を組み合わせると、平坦性を最大限に高めてディッシングや厚みのばらつきに起因するブリッジ欠陥を抑えられることができます。SmartFillのアルゴリズムは、追加するフィル・パターンの量をなるべく抑えながら平坦性の目標を達成できるように設計されています。この組み合わせにより、フィル工程によって追加される容量（C）を最小限にとどめて抵抗（R）のばらつきが抑えられます。

Calibre CMPAnalyzerで生成した厚みの値をCalibre xRCとCalibre xLに入力すると、素子や配線のパラメータを含めて実際のシリコンをより正確に反映した包括的な3D回路モデルを作成できます。この結果に基づいて、メンター・グラフィックスのADiTをはじめ、Calibreのバック・アノテーション機能に対応した一般的な回路シミュレータを使用すると、極めて正確なシミュレーションが実行できます。

Calibre CMPAnalyzerも他のCalibre製品同様、クラス最高の性能、精度、信頼性で知られる、業界をリードする物理検証プラットフォームのCalibre nmプラットフォームがベースとなっています。

特長と利点

  • 使いやすさ: シミュレーションのセットアップと実行、結果の解析、フィルの実行、抽出機能をすべて1つのメニューで実行可能
  • コストの削減: カスタマイズしたシミュレーション・モデルを社内で使用し、必要に応じて随時修正が可能
  • ばらつきの抑制: フィル・パターンを最小限に抑えながら平坦性の目標を達成
  • 市場投入期間の短縮: CMP解析と自動フィルを1回の操作で実行でき、設計のイタレーション工程が削減
  • 量産環境での実績: TSMCの特定のテクノロジ・データに関してTSMCで完全に認定済み

ソリューション

製造ばらつきソリューション

製造性を考慮した設計により競争力の向上を実現できます。現在のチップ製造では、最先端の製造プロセスを使用して、高い機能性、複数の動作モード、低消費電力、極めて高い信頼性といった条件を満たしていく必要があります。しかし最先端のICはごくわずかな製造ばらつきでも影響を受けやすくなっており、これが性能と歩留まりを低下させる要因となっています。 製造ばらつきソリューション

関連製品

  • Calibre RVE すべてのCalibreツールおよび一般的な設計レイアウト・ツールと組み合わせて使用可能なグラフィカルRVE（Results Viewing Environment）。ユーザの使い慣れた設計環境で設計エラーを即座に視覚化し、デバッグ時間を短縮します。
  • Calibre DESIGNrev 大規模なGDSIIファイルやOASISファイルの読み込み、表示、保存が高速に行えるレイアウト・エディタ。フルチップの設計完了およびテープアウトまでの期間短縮に貢献します。

データシート

ツールボックス