IC設計
充実したICインプリメンテーション環境を提供
メンター・グラフィックスは、業界でも最高レベルの充実度を誇るICインプリメンテーション環境を提供しています。革新的なOlympus-SoC配置配線システムツール、業界標準Calibreの物理検証ツールとDFM（Design-For-Manufacturing）ツール群、そしてメンター・グラフィックスの受賞歴のある統合プラットフォームを結合し、総合的な「Design-to-Silicon」ソリューションを提供します。
製造ばらつきソリューション
メンター・グラフィックスのツールは、物理的なインプリメンテーション・ライフサイクル全体を対象としています。セル・ライブラリの開発に始まり、配置配線、物理検証、レイアウトの最適化、マスクデータ生成、テストパターン生成、故障解析など多岐に渡ります。 製造ばらつきソリューション
IC設計ツール
Olympus-SoC配置配線システム
メンター・グラフィックスのICインプリメンテーション・システムOlympus-SoCは、先端のプロセス・ノードで迅速かつ高品質のデザイン・クロージャを可能にする革新的な技術を提供します。 詳細
AMS設計、検証およびレイアウト
メンター・グラフィックスは、効率的な統合された方法で設計、検証、レイアウトを実行する一連のAMS設計ツールを提供しています。これらのツールは、ICstudioプラットフォーム上で構築されています 詳細
Calibre DFMプラットフォーム
Calibreは、メンター・グラフィックスの強力かつ実証済みのHyperscalingアーキテクチャ上に構築されており、業界でも幅広く支持され、最高レベルの精度とパフォーマンスを示すDFMソリューションを提供します。 詳細
Calibre IC検証プラットフォーム
メンター・グラフィックスのIC検証とサインオフには、歩留まりを改善する従来のルールベースの物理検証、寄生パラメータ抽出が含まれます。 詳細
技術文献とリソース
IC設計技術文献
チップ・アセンブリの課題に取り組む: 物理設計後期のボトルネックを解消
技術文献 : 今日の数百万ゲート規模のSoCは、そのサイズと複雑性が共にますます拡大し、チップをより小さく分割した階層チップ設計手法が必須となってきています。 大規模SoCにおいて階層手法が必要となるのは、この手法が設計自動化ツールのキャパシティを拡張、ツールの処理時間を短縮し、最終段階になっての設計変更を最小限に抑えることができるからです。しかし階層手法に則ったフローを使用しても、現在のフィジカル・インプリメンテーション・ツールは、チップの仕様条件を短期間で、かつスケジュール内に達成する上で様々な問題に直面しています。本稿では、チップ・アセンブリの課題について確認し、すべての問題を包括的に解決できるインプリメンテーション・システムの条件について解説します。 技術文献をダウンロード
ADVance MS™ RFの概要
技術文献 : 本稿では、ADVance MS RF（以降、ADMS RFと呼ぶ）の概要について、このツールを使うことによりパフォーマンスと使いやすさの面で利点の大きいケースを例にとって紹介する。多くのデジタル通信 システムには、タイトに統合されたRFおよびアナログ／ミックスシグナル、ならびにDSPファンクションが含まれており、そのRFキャリアのため従来の過 渡解析には困難が伴った。ADMS RFはこのようなタイプの難しいシミュレーション向けに特に設計されたもので、ADVance MSの持つ優れた能力と、Eldo RFの備える変調定常アルゴリズムの効率性を利用している。 技術文献をダウンロード
Bluetoothトランシーバの設計: 複雑なRFミックスシグナルICに対するトップダウン設計フローの適用
技術文献 : 技術文献: 本稿では、低コスト、低消費電力の無線トランシーバであるBlueTraCの開発において直面した課題について述べる。この複雑なRFミックスシグナル ICの設計にまつわる課題を、トップダウン手法やミックスシグナル／ミックスモード手法、およびビヘイビア・モデリングを使っていかに効果的に解決できるかについて紹介する。 技術文献をダウンロード
Foundry Partners
メンター・グラフィックスは、世界有数のファウンドリと共同でCalibre DRC、LVS、PEXルール・ファイルの開発と適正な保守を行っています。これらルール・ファイルは、ファウンドリの標準を包含しており、ファウンドリから直接入手できます。 詳細
コンサルティング・サービス
実際のスケジュール、実際のプロジェクトで生じている技術的な問題に対してカスタマイズしたソリューションを提供します。メンター・グラフィックスの技術やメソドロジを、お客様がそれぞれのワークフローに問題なく組み込めるように支援することで、お客様がそれぞれの設計目標やビジネス目標を確実に達成できるようにバックアップします。 詳細
お客様の声
「STマイクロエレクトロニクスは、CMOS 32nm設計ソリューションを提供する業界リーダーであり、低消費電力設計における設計生産性の最適化を、パフォーマンス、品質もしくはシリコンとの相関関係に妥協することなく行います。この目標を達成するために、当社の長年のパートナーであるメンター・グラフィックスと共に信頼性の高いエコシステムを構築しました。両社の緊密な協力の下、各国の設計チームに向けたライブラリ構築やキャラクタライゼーションのための強力なソリューションを開発しました。」
STマイクロエレクトロニクス、Technology Research and Development group、CMOS Libraries Group Director、Gérard Mas氏
プレスリリース