IC設計
充実したICインプリメンテーション環境を提供
メンター・グラフィックスは、業界でも最高レベルの充実度を誇るICインプリメンテーション環境を提供しています。革新的なOlympus-SoC配置配線システムツール、業界標準Calibreの物理検証ツールとDFM（Design-For-Manufacturing）ツール群、そしてメンター・グラフィックスの受賞歴のある統合プラットフォームを結合し、総合的な「Design-to-Silicon」ソリューションを提供します。
製造ばらつきソリューション
メンター・グラフィックスのツールは、物理的なインプリメンテーション・ライフサイクル全体を対象としています。セル・ライブラリの開発に始まり、配置配線、物理検証、レイアウトの最適化、マスクデータ生成、テストパターン生成、故障解析など多岐に渡ります。 製造ばらつきソリューション
IC設計ツール
Olympus-SoC配置配線システム
メンター・グラフィックスのICインプリメンテーション・システムOlympus-SoCは、先端のプロセス・ノードで迅速かつ高品質のデザイン・クロージャを可能にする革新的な技術を提供します。 詳細
AMS設計、検証およびレイアウト
メンター・グラフィックスは、効率的な統合された方法で設計、検証、レイアウトを実行する一連のAMS設計ツールを提供しています。これらのツールは、ICstudioプラットフォーム上で構築されています 詳細
Calibre DFMプラットフォーム
Calibreは、メンター・グラフィックスの強力かつ実証済みのHyperscalingアーキテクチャ上に構築されており、業界でも幅広く支持され、最高レベルの精度とパフォーマンスを示すDFMソリューションを提供します。 詳細
Calibre IC検証プラットフォーム
メンター・グラフィックスのIC検証とサインオフには、歩留まりを改善する従来のルールベースの物理検証、寄生パラメータ抽出が含まれます。 詳細
技術文献とリソース
IC設計技術文献
Calibre xACT 3Dフィールド・ソルバ 抽出精度と寄生素子の感度解析
技術文献 :株式会社半導体理工学研究センター（STARC）では、ミックスシグナル設計技術開発プロジェクトにおいて、次世代アナログMixed Signal設計対応キーツールの先行評価を行っています。その中で寄生抽出ツールにおいては、プロセス微細化に伴ってますます高精度な抽出が要求されており、SPICEパラメータと寄生抽出ツールとでダブルカウントされないよう整合の取れたシステムを構築する必要があります。しかしながら、従来はデバイス近傍の容量を成分ごとに高精度に抽出するツールが無く、本格的な検討ができない状態にありました。技術文献をダウンロード
Calibre nmDRCのeqDrc（equation-based DRC）機能に基づく近似リソグラフィ・シミュレーション検証の実例
技術文献 :ナノメータ設計で1 次元測定を使用する設計者にとって、処理中に過度の偏差を生じやすい形状を識別することは容易でありません。プロセス・シミュレーションを行えば高分解能のチェックが可能ですが、大量のコンピューティング・リソースが必要となります。モデル式ベースのデザイン・ルール・チェック（eqDRC）は、多次元式を使用する複雑なプロセスの問題に対応可能なデザイン・ルール・チェック（DRC）能力を提供します。ただし、eqDRC の採用に当たっては、モデル式の定義とキャリブレーションが課題になります。本稿では、リソグラフィック・シミュレータを使ってeqDRC のモデル式の定義とキャリブレーションを行う方法について説明します。技術文献をダウンロード
Critical Area Analysis（CAA）による信頼性予測手法
技術文献 :近年、半導体の信頼性に関わる品質保証が重要性を増しています。ルネサス エレクトロニクス株式会社では、DFRの目的で設計段階における信頼性予測手法を開発して来ました。本稿では、LSIにおける主要な信頼性項目である配線間TDDBに対し、これまでDFM手法として用いてきたクリティカル・エリア・アナリシス（CAA）を拡張して、劣化性不良率を予測した例について紹介します。（執筆: ルネサス エレクトロニクス株式会社）技術文献をダウンロード
Foundry Partners
メンター・グラフィックスは、世界有数のファウンドリと共同でCalibre DRC、LVS、PEXルール・ファイルの開発と適正な保守を行っています。これらルール・ファイルは、ファウンドリの標準を包含しており、ファウンドリから直接入手できます。 詳細
コンサルティング・サービス
実際のスケジュール、実際のプロジェクトで生じている技術的な問題に対してカスタマイズしたソリューションを提供します。メンター・グラフィックスの技術やメソドロジを、お客様がそれぞれのワークフローに問題なく組み込めるように支援することで、お客様がそれぞれの設計目標やビジネス目標を確実に達成できるようにバックアップします。 詳細
お客様の声
「STマイクロエレクトロニクスは、CMOS 32nm設計ソリューションを提供する業界リーダーであり、低消費電力設計における設計生産性の最適化を、パフォーマンス、品質もしくはシリコンとの相関関係に妥協することなく行います。この目標を達成するために、当社の長年のパートナーであるメンター・グラフィックスと共に信頼性の高いエコシステムを構築しました。両社の緊密な協力の下、各国の設計チームに向けたライブラリ構築やキャラクタライゼーションのための強力なソリューションを開発しました。」
STマイクロエレクトロニクス、Technology Research and Development group、CMOS Libraries Group Director、Gérard Mas氏
プレスリリース