2006年03月30日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コーポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター・グラフィックス）は本日、Calibre Design to Siliconプラットフォームに含まれるクラス最高のDFMツールが、IBM/Chartered/Samsungの65ナノメータ（nm）Common Platformテクノロジ向けの強力なDFM（Design for Manufacturing）手法をサポートし、認証を受けたことを発表しました。

製造によって実証済みのこれらのツールは、各ファウンドリ・プロセスのいずれにも対応することをターゲットとし、設計フローの早い段階で歩留まり阻害要因 を発見し対処することにより、最新ナノメータ・テクノロジでの歩留まり目標達成を目指す設計者にとって大きな力となります。この新しいDFMツールが特徴 とする柔軟なファウンドリ・サポートは次世代IC設計フローの成功に欠かせない要素です。

Calibre LFDは、設計の早い段階でリソグラフィ・プロセスの変動をどう管理するかという差し迫った問題に対処する、製造により実証された最初のEDAツールで す。Calibre LFDを使用することにより、設計者はよりロバストかつリソグラフィ・プロセス・ウィンドウに影響されにくい設計をどのように作成するかについてのトレー ドオフを決定することができます。これは90nmテクノロジ・ノードにおいて重要な要素であり、わずかなプロセス変動がシリコン製造結果に大きな影響を与 える65nmノードではさらに必須の条件となります。LFDキットはCommon Platform製造パートナーにより提供されるもので、これら3つの製造ファウンドリの共通65nmプロセスをターゲットとしてDRCキットとほとんど 同じように使用できます。この暗号化されたキットには、エネルギー、ドーズ、マスクバイアス条件、RET設定、プロセスモデル、チェック対象となるパラメ タライズ可能なルールが含まれます。このキットを使って設計者はシミュレーションを行い、特定のリソグラフィック・プロセス・ウィンドウにおいてレイアウ トがどのように描画されるかを検証できます。ここでの目標は、設計に対して「DRCクリーン」なサインオフと同様に「LFDクリーン」なサインオフを達成 することです。

「IBM、Chartered、Samsung3社とメンター･グラフィックスの緊密な協力により、65nmのCommon PlatformテクノロジをターゲットとしたCalibre LFDの最適化に取り組みました。」IBM Systems and Technology GroupのVice President、Semiconductor Technology Platform、Steve Longoria氏はこのように述べています。「このツールにより、我々のプラットフォームDFM環境は強化され、コラボレーションと技術革新に基づく我 々のオープンなシステムがさらに拡大されます。設計チームは設計工程の早い段階でリソグラフィ条件の変動に対する影響度を検討し、重要な決定を行ってから パートナー3社の任意の製造設備に設計を送ることができます。」

Calibre YieldAnalyzerは、Common Platformに対する包括的アプローチにより、歩留まりのための設計（Design for Yield）機能をユーザーに提供します。Calibre YieldAnalyzerには、ランダム／システマチック／パラメトリック欠陥を含む歩留まり低下の主要な要因をすべてカバーしたDFMルールが含まれ ています。Common Platformは、設計の歩留まりを改善するためにどこをどのように修正したら良いかを設計者に指示する、歩留まり向上指標の提供機能において業界を リードしています。Common PlatformはYieldAnalyzerを利用して、歩留まり向上のための指標をDRCからDFMへの自然な拡張としてCalibre DFMチェックという形でユーザーに提供します。

「65ナノメータ のサインオフ・ルールは信じ難いほどの量と複雑性があります。」Samsung Semiconductor, Inc.のVice President of Technology、Ana Hunter氏はこのように述べています。「この気の遠くなるような作業は簡素化することができるもので、我々の共同開発の結果、設計者にはトレードオフ を評価し、各決定が歩留まりにどのような影響を与えるかについての理解を自分たちで行うことができるという力が与えられたのです。」

「今 回の発表は、メンターの新しいDFMツールおよび技術の採用においての大きな節目であり、弊社のユーザーにとっての有効なオプションとしてCommon Platformモデルをサポートすることを嬉しく思います。」メンター・グラフィックスのDesign to Silicon Division、Vice President and General ManagerのJoe Sawickiはこのように述べています。「歩留まり低下のメカニズムの解析と防止を行うための基盤が整いつつあり、それが非常に効果的であることが実証 されようとしています。」

Common PlatformのDFM戦略について
Common Platformパートナーは、2005年9月にDFM戦略とロードマップを発表し、共同開発チームが取り組む8つの主要な項目を強調しました。この共同 開発プロジェクトは、タイミング、面積、消費電力、シグナル・インテグリティ、製造可能性を含むデザインクロージャに対する緊急課題に取り組むものです。

DFM機能は、一連のルールベースおよびモデルベースのデザインキットとして提供されます。これには、様々な動作範囲、モード、条件で実装した場合に、設 計者の行う決定が製造結果にどのように影響を与えるかを予測するために必要とされる重要な情報が含まれます。EDAおよびDFMサプライヤの提供するツー ルは、これら3社の製造環境での徹底した認証プロセスや、Common PlatformパートナーのDFMに関するシステムレベルの設計技術のもたらすメリットを生かすことができます。

　

---

●	IC&アナログ設計検証 について
		http://www.mentorg.co.jp/solution/ic-analog.html

E-mail: mktg_mgj@mentor.com