2006年07月10日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コー ポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター）は本日、新製品Calibre nmDRCツールのリリースを発表しました。Calibre nmDRCは従来のデザインルール・チェック（DRC）実行ステップの定義を塗り替える製品であり、ナノメータ時代の歩留まり問題解決に必要となるクリ ティカル・エリア解析やクリティカル・フィーチャーの識別等、重要な機能を統合することによりトータルの設計期間を劇的に削減する製品です。

Calibre nmDRCはメンター・グラフィックスの新しい設計プラットフォーム、Calibre nm Platformの一部で、ナノメータ設計の複雑性に対するEDA業界の取り組みに大きな転換をもたらすプラットフォームです。

従来のDRCからの進化
ナノメータ・テクノロジでは、物理検証も非常に複雑で且つ複数の処理ステージで構成されるものになってきました。複雑で膨大な規模の設計データに対する処 理となることから、高度に統合されたアプローチが要求されるようになりました。設計の複雑化や大規模化、エラー数の増加や検証の繰り返し回数増大などによ り、総サイクルタイムも長期化する傾向にあります。Calibre nmDRCは、革新的な新しいアプローチによりサイクルタイム短縮のニーズに応えます。Calibre nmDRCには従来のDRCツールから大幅に進化した4つの主要な機能を提供します。

• Hyperscalingテクノロジは、高負荷な演算を必 要とするアプリケーションに対して優れたスケーラビリティと劇的な処理時間の短縮を実現します。Hyperscalingには高度なデータ処理オプション が用意されており、シングルCPU時でもマルチCPU時でも最も高速な処理性能を実現します。ブロックを数秒、フルチップを数時間で検証可能にします。



• DRV(Dynamic Results Visualization)機能ならびにIncremental DRC機能により、検証と修正の繰り返しをシーケンシャルに実行する従来のフローに対して抜本的な変化をもたらします。DRVにより、設計者は１回目の検 証を実行して最初のエラーが発見された直後から数秒でデバッグを開始することができます。エラー修正後、Incremental DRCにより、設計変更されたエリアに対してのみコンカレントに検証を実行することができます。この機能により、検証実行／デバッグのサイクルを１日に何 度も実行することができ、全体のサイクルタイムを大幅に削減します。
  
• DFM 解析と改良機能の統合により、ランダム／システマチック／パラメトリックな歩留まり低下を最小化するためのレイアウトのトレードオフ判断を可能にします。 DRCと歩留まり解析、レイアウト変更を同時に進めることにより、デザインルールに適合するだけでなく、歩留まりの高いレイアウトを作成するためのトータ ルな設計期間を短縮できます。
  
• デー タベースに対する直接アクセス機能により、設計者はフロー全体を通して、設計入力環境に依らず、より簡単にCalibre nmDRCを使用できるようになります。ポピュラーな設計データベース（LEF/DEF、MilkyWay、OpenAccess、GDSII、 OASIS）の直接読み込みにより、わざわざデータをストリーム出力するステップを実行する必要がなく、DRCのサイクルタイムを高速化することができま す。また設計データベースへの直接書き込み機能によりDFM改良情報を設計データベースにバックアノテーションすることもできます。また、OASISスト リームファイル・フォーマットのサポートによりファイルサイズが縮小され、高速なストリーム出力と効率的なファイル転送およびデータ・ストレージが可能で す。

「新しいCalibre nmDRCのHyperscalingテクノロジで素晴らしい結果が出ています。」Faraday TechnologyのDesign Development Director、Kun-Cheng Wu氏はこのように述べています。「90nm、130nmをターゲットとした弊社の現在の設計において、新しいHyperscalingテクノロジによ り、検証精度は現行のMTflexと同等で、DRC処理時間が現行バージョンと比較して５倍高速化されたことを確認しました。設計がより大規模化、複雑化 する傾向が続く中、物理検証の処理時間短縮はますます重要になります。Calibre nmDRCのHyperscalingが我々の期待通りの性能を出したことに大変満足しています。」

「物理検証の本質を再定義するCalibre nmDRCのリリースをたいへん嬉しく思います。Calibre nmDRCはその長いベータ・テスト期間中、お客様から"これはすごい"という反応を得ていました。」メンター・グラフィックスのDesign-to- Silicon Division、Vice President and General ManagerのJoe Sawickiはこのように述べています。「この業界では、革新的技術はすべてスタートアップ企業からもたらされるというのが一般的な認識ですが、 Calibreはその法則に対する希な例外であると言えます。Calibreは、Calibre YieldAnalyzer、Caliber YieldEnhancer、Calibre Litho Friendly DesignなどのDFMツールを共通のプラットフォームに統合した唯一の製品として革新的技術を提供し、今回Calibre nmDRCがこれに加わったのです。」

サブ65nmの課題
65nmテクノロジにおいて、設計のサインオフはDRCとLVS（Layout Versus Schematic）だけではなくなりました。これら物理検証の基本要素に対し、様々な歩留まり解析機能やレイアウト改良機能、プリンタビリティおよびデ バイス性能検証機能等が補完されつつあります。さらに、ナノメータ・デザインルールの複雑性が増大していることは、従来のサインオフ・アプローチではエン ジニアやツールに製造可能なレイアウトを作成させることがますます困難になっているという状況を反映しています。ナノメータ時代においては、従来のような ルールに対する準拠をベースとしたサインオフやDRC/LVS、および"設計されたまま"のレイアウトを使ったポストレイアウト解析では、必要な歩留まり を達成する設計はできないのです。

ナノメータ・プロセス・テクノロジーにおいて高い歩留まりを保証するには、デザインルール・チェックを超えた、歩留まり解析による新しい情報や新しいレベ ルでの判断が必要とされています。設計者は、現在彼らが直面している複雑化したプロセス制約や、拡大するプロセス変動を考慮に入れて設計を評価するための 新しい方法を必要としています。これらの制約や変動が設計の品質に与える影響を理解するための新しい方法が求められているのです。また、設計品質を改良す る過程で、これらの諸現象のうちどれに対処するのが最も重要かを理解することができる、新しい作業環境が必要となります。このような設計サインオフの条件 の大きな変化に対するメンター・グラフィックスの答えがCalibre nm Platformです。

Calibre nm Platformについて
ナノメータ時代の「新しい現実」に対処するため、Calibre nm PlatformはLFD（Litho-Friendly Design）、DRC、RET（Resolution Enhancement Technology）、ポストレイアウト寄生素子抽出および解析における次世代技術を活用し、ルールベースのアプローチから、モデルベースのアプローチ への効率的な移行を支援し、シリコン精度と設計サイクルの大幅な改善に貢献します。Calibre nm Platformはそのアーキテクチャの備える本質的な特徴により優れた価値を提供します。

• Calibreの第５世代データ処理エンジンは、クラス最高の実行速度を提供するものであり分散コンピューティングにより低コストなLinuxクラスタの利用を可能にします。



• Calibre nm Platformの中心となるデータ処理エンジンは、あらゆるアプリケーションに対して強力なテスト能力と実装能力を保証します。



• 共通化された設計プラットフォーム統合のための仕組みを備えており、あらゆるCalibre nm Platformアプリケーションをユーザーの設計環境に短期間に導入することができます。


• 全てのアプリケーションに共通の、統合されたスクリプティング環境（SVRFおよびTVF）により、設計および検証環境を各設計チーム固有の、あるいは変化するニーズに合わせてユーザーがカスタマイズできます。

●	IC&アナログ設計検証 について
		http://www.mentorg.co.jp/solution/ic-analog.html

E-mail: mktg_mgj@mentor.com