ADiT Fast-SPICEを新たにADVance MSに統合
2006年07月18日
メンター・グラフィックス・コーポレーション(本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社:本社東京都品川区、コー ポレート・ヴァイス・プレジデント:パトリック・ウィリアムス、以下メンター・グラフィックス)は、新たなFast-SPICEシミュレーションテクノロ ジーをメンター・グラフィックスの最先端ミックスシグナル・シミュレーション・プラットフォーム、ADVance MS(ADMS)に完全に統合したことを発表しました。従来のSPICEシミュレータと比較して格段に高いシミュレーション・スループットを提供する ADiTは、ミックスシグナル検証におけるボトルネックであったトランジスタ・レベル・シミュレーションのパフォーマンスを飛躍的に改善します。
この統合により、メンター・グラフィックス・コーポレーションはシステム・オン・チップ(SoC)設計に対して、効率的かつ高い信頼性のミックスシグナル検証機能を提供します。
ADiT Fast-SPICEシミュレーション技術は、台湾のEDA企業EverCAD Software Corp.によって開発され、メンター・グラフィックスが2006年1月に買収しました。この技術は、トランジスタレベル・シミュレーションを従来のアナ ログSPICEシミュレーションに匹敵する精度で実行しながら、数百万トランジスタ規模に対応し、従来と比較して10〜100倍のシミュレーション速度の 改善を行います。ADiTは様々な独自技術により、トランジスタレベルのミックスシグナル・アプリケーションに対する
最高のFast-SPICEシミュレータとして定評があり、特にチップ内部生成の電源電圧を持つミックスシグナル回路にも効果的です。
「複 数のミックスシグナル設計プロジェクトにおいてADiTが見せたパフォーマンスに強い印象を受けました。ADiTを使用することによりタイム・トゥ・マー ケット条件を達成することができたのです。」UMCのDirector of Design Support Division、Ken Liou氏はこのように述べています。「ADiTは現在、弊社の0.13ミクロン以下のプロセスをターゲットとしたミックスシグナルIP向けの標準サイン オフ・ツールの一つとなっています。」
メ ンター・グラフィックスは、既にADiT技術を、デジタル/アナログ/ミックスシグナル回路向けの言語に依存しないシングルカーネル検証環境、ADMS ツールに統合しています。このプラットフォームは、VHDL、VHDL-AMS、Verilog、Verilog-AMS、SystemC、 SystemVerilog、トランジスタレベルSpiceならびにC言語を含む業界標準の設計言語のほとんどをサポートしています。柔軟なアーキテク チャと広範囲なテクノロジのサポートにより、ADMSはアナログ主体、デジタル主体、どちらのミックスシグナル設計手法に対しても、トップダウン設計およ びボトムアップ検証をサポート
可能です。ADMSはアナログに対してはEldo、デジタルに対してはModelSimという、高いパフォーマンスを備え、実績の豊富なシミュレーション 技術に基づいて構築されています。ADiT技術の統合により、ADMSのユーザーはミックスシグナル回路のトランジスタレベル部分に対して、高い精度を持 つEldoアナログ・シミュレータを使うか、あるいは高いパフォーマンスを特徴とするADiT fast-SPICEシミュレータを使うかを選択できます。ADMS独自のシングルカーネル・シミュレーション技術はModelSim、Eldo、 ADiT間で最適なシミュレーション・パフォーマンスを保証し、ミックスシグナル・シミュレーションの全体的効率を最大限に高めています。
「EverCADの買収の成功、そしてADiT統合の完了により、ADMSはミックスシグナル・シミュレーション技術のリーダーとしての地位をいっそう強化しました。」メンター・グラフィックスのDeep Submicron Division、Senior Vice President and General Manager、Jue-Hsien Chernはこのように述べています。「我々は今後もミックスシグナルSoC検証分野においてお客様に最先端の技術と完成されたソリューションをご提供してまいります。」
ADiT Fast-SPICEシミュレータは全世界で現在提供中です。ADMSとADiTの統合されたソリューションは2006年7月末までにベータテスト版、2006年10月に正式版をリリースする予定です。
| ● | IC&アナログ設計検証 について | |
| http://www.mentorg.co.jp/solution/ic-analog.html |
||
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)