TSMC、65nmプロセス向けとしてCalibre nmDRCを認定
2006年08月08日
メンター・グラフィックス・コーポレーション(本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社:本社東京都品川区、コー ポレート・ヴァイス・プレジデント:パトリック・ウィリアムス、以下メンター・グラフィックス)は、世界最大の半導体製造メーカーTaiwan Semiconductor Manufacturing Company(TSMC)が、同社の65ナノメータ(nm)テクノロジ向けとしてCalibre nmDRCを認定したことを発表しました。Calibre nmDRCは、最先端のTSMCプロセスに関連した複雑な問題にも対応するよう設計されています。TSMCとメンター・グラフィックスはこれまでも長期に 渡る良好な関係により、先端技術の開発を通じてファブレス企業による新製品の市場投入を支援してきました。
「Calibre nmDRCとHyperscalingを利用する利点として、処理時間の短縮、優れた精度、ハードウェア追加投資が不要、他が挙げられます。TSMCで は、最も大規模な設計に対しても処理時間の短縮を確認しています。」TSMCのSenior Director of Design Service Marketing、Edward Wan氏はこのように語っています。
「TSMCは半導体製造の技術革新を常に先導しており、最新の技術を量産に適用することにおいて業界をリードする存在です。DFM情報を考慮することがま すます重要になるナノメータ時代にあって、TSMCとの良好な関係により弊社はこれまでにないさまざまな機能をCalibre nmDRCにより提供し、ファブレス設計の成功を支援し続けています。」 メンター・グラフィックスのDesign-to-Silicon Division、Vice President and General ManagerのJoe Sawickiはこのように述べています。
| ● | IC&アナログ設計検証 について | |
| http://www.mentorg.co.jp/solution/ic-analog.html |
||
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)