2006年08月08日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コー ポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター・グラフィックス）は、Calibre　LFD （Llitho-Friendly Design) がARM　Metro 製品においてレイアウトのロバスト性の解析に採用されていることを発表しました。MetroはARM社のArtisanR 物理 IPファミリーの一部で、65ナノメータ（nm）ノードを使用した製品です。このMetro IP製品に対してファウンドリから供給されたシリコン・シミュレーションモデルを使用し、製造プロセス・ウィンドウ内のリソグラフィの変動に対するセル周 辺の依存性とレイアウトのロバスト性が解析されました。

メンター・グラフィックスの開発チームはARM Metroの最新の65nm LP（Low Power）プロセスに対するスタンダード・セルを入手し、ARMと緊密に連携して評価結果を検証しました。解析の結果、ARMの物理IPがセルの解像可 能性とパフォーマンスにおいて、セル周辺データへの依存性が少なく優れていることがわかりました。周辺セルの依存度が少ないことにより、歩留まりや電気的 性能を損なうことなく任意のセル同士を隣接して配置できるため、確実なパフォーマンス達成と、様々な種類の設計や65nmのプロセス・ウィンドウに対する 強力な製造可能性につながります。

「今回の解析により弊社の65nm向け設計手法が製造可能性の高い物理IPを作成できることが実証でき、この結果が意味するところは非常に重要であるとい えます。我々の現フローに独立した検証を行った結果としてARMの物理IPのロバスト性が確認できたことは、ARMがお客様のSoC設計要件を満足する高 品質なIPソリューションをご提供できる証です。」ARMのPhysical IP部門のVice President of Marketing、Neal Carneyはこのように語っています。

「ARMはCalibre LFDを使って65nmプロセス・ウィンドウに対する自社の物理IPのロバスト性を証明した最初のユーザーです。この研究の結果は、プロセス・ウィンドウ 内でのリソグラフィ変動に対するセル周辺データへの依存性とレイアウトのロバスト性に基づいて物理IPを評価することの重要性を示しています。」メン ター・グラフィックスのDesign-to-Silicon Division、Vice President and General ManagerのJoe Sawickiはこのように述べています。

●	IC&アナログ設計検証 について
		http://www.mentorg.co.jp/solution/ic-analog.html

E-mail: mktg_mgj@mentor.com